Организация вычислительных систем
700,00 руб.
В течение часа!
Экзамен "Организация вычислительных систем" для пользователей и системных администраторов.
Форма сдачи теста: Экстерн
Количество вопросов: 30
Проходной балл: 90% и выше
Срок действия сертификата: неограничен
Сертификат появляется в профиле ресурса INTUIT, и Вы можете заказать его бумажную версию на сайте INTUIT.
Количество вопросов: 30
Проходной балл: 90% и выше
Срок действия сертификата: неограничен
Сертификат появляется в профиле ресурса INTUIT, и Вы можете заказать его бумажную версию на сайте INTUIT.
11985 шт.
Внимание !
Вопросы к тесту выложены исключительно в ознакомительных целях: количество вопросов может не совпадать с действительным, актуальность не поддерживается,- за решением теста Welcome to the cashier!
Какой ученый предложил проект машины, ставший прообразом ПК?
Беббидж
Холлерит
Паскаль
Нейман
Шиккард
Лейбниц
Какой ученый впервые представил вычислитель, выполняющий все 4 арифметических действия?
Лейбниц
Ломоносов
Холлерит
Нейман
Паскаль
Шиккард
Структура микропроцессоров IA-32. В каком процессоре впервые реализован режим пакетирования?
Pentium II
80486
80386
Pentium MMX
80286
Pentium
В какой ЭВМ впервые в СССР была достигнута производительность в 1 млн.оп./с?
БЭСМ-6
Эльбрус-2
Эльбрус-3
БЭСМ-2
БЭСМ-1
Эльбрус-1
Какие ЭВМ выпускались в СССР?
МЭСМ
БЭСМ
Альтаир
Эниак
М-20
Когда начался промышленный выпуск ЭВМ в СССР?
в 1948 г.
в 1971 г.
в 1967 г.
в 1958 г.
в 1961 г.
В каких ЭВМ управление вычислительным процессом переходит от программы к данным?
цифровой
Гарвардской школы
потоковый
Принстонский
Фон Неймана
редукционный
Какие принципы построения реализованы в ЭВМ?
редукционный
Фон Неймана
цифровой
потоковый
Принстонский
Гарвардской школы
На каких принципах построены машины, для которых обязательно централизованное последовательное управление?
Фон Неймана
Гарвардской школы
Принстонский
редукционный
цифровой
потоковый
К какому поколению относятся первые микро-ЭВМ?
пятому
первому
четвертому
шестому
третьему
второму
Какая характеристика является определяющей для выделения поколений ЭВМ?
элементная база ЦП
элементная база внешней памяти
быстродействие ЦП
емкость основной памяти
элементная база оперативной памяти
типы внешних устройств
В каких ЭВМ выполнение операций определяется потребностью в результате?
Фон Неймана
цифровой
редукционный
Принстонский
потоковый
Гарвардской школы
К какому классу, с точки зрения взаимодействия команд и данных, относятся современные ПК?
ОКМД
SISD
МКМД
ОКОД
MIMD
SIMD
К какому классу ЭВМ относится ПЭВМ?
большие ЭВМ
микроЭВМ
миниЭВМ
супер ЭВМ
малые ЭВМ
АРМ
Какая фирма провозгласила принцип открытости архитектуры?
AMD
DEC
Motorola
IBM
Intel
Какие семейства компьютеров производит фирма Apple?
Motorola
AMD
Macintosh
х86
PC
Apple
Архитектура ЦП 8086. Чему равен размер операнда в реальном режиме?
8, 16 и 32 байта
16 и 32 байта
8 и 16 байт
8 байт
16 байт
Архитектура ЦП 8086. Какие типы сегментов существуют?
стека
кода
данных
пользователя
программы
Архитектура ЦП 8086. Что содержит указатель команд IP?
выполняемую команду
адрес выполненной команды в сегменте
адрес следующей команды в сегменте
адрес выполняемой команды
следующую команду в сегменте
адрес данных для выполняемой команды
Архитектура ЦП 8086. Что находится в регистре сегмента кода CS?
начальный адрес области памяти, в которой находятся команды
базовый адрес сегмента стека
базовый адрес сегмента кода
начальный адрес области памяти, в которой находятся данные
адрес текущей выполняемой программы
Структура микропроцессора Intel386. Какой блок выполняет команды из очереди команд и взаимодействует со всеми другими блоками, требуемыми для завершения выполнения команды?
блок декодирования команд
блок страничной трансляции
блок управления сегментами
блок интерфейса с магистралью
исполнительный блок
блок предварительной выборки команд
Структура микропроцессоров IA-32. В каком процессоре впервые реализована суперскалярность?
80486
80386
80286
Pentium
Pentium II
Pentium MMX
Архитектура ЦП 80286: программная модель. Где хранится селектор?
в сегменте стека
в сегментных регистрах
в основной памяти
в таблицах
в регистрах процессора
в сегменте кода
Архитектура ЦП 80286: программная модель. Что находится в регистре TR?
задача
селектор TR
селектор сегмента состояния задачи
IDT
базовый адрес локальной дескрипторной таблицы
адрес
Регистры микропроцессоров IA-32. Какие регистры программно доступны?
указатель команд
регистр системных флагов
четыре регистра управления
восемь регистров общего назначения
шесть регистров сегментов
регистры системных адресов
Архитектура ЦП 80286: дескриптор и дескрипторные таблицы. Что хранится в регистре LDTR?
TR
селектор LDT
базовый адрес локальной дескрипторной таблицы
LDT
IDT
селектор сегмента задач
Архитектура ЦП 80286: дескриптор и дескрипторные таблицы. Что описывает дескриптор?
размер дескрипторной таблицы
начальный адрес дескрипторной таблицы
базовый адрес сегмента
предел (размер) сегмента
права доступа к сегменту
селектор
Архитектура ЦП 80286: дескриптор и дескрипторные таблицы. Где хранится базовый адрес глобальной дескрипторной таблицы?
в селекторе
GDTR
TR
IDTR
LDTR
в основной памяти
Архитектура ЦП 80286: режимы работы. В каких режимах может работать процессор 80286?
режим пользователя
многозадачный режим
режим супервизора
виртуальный режим
режим реальных адресов
защищенный режим
Архитектура ЦП 80286: режимы работы. Как процессор может узнать, где посмотреть информацию о сегменте?
в сегментных регистрах
в LDTR находится базовый адрес локальной дескрипторной таблицы, где описаны все сегменты задачи
в GDTR находится базовый адрес глобальной дескрипторной таблицы, где описаны все сегменты
в селекторе есть ссылка на номер записи в дескрипторной таблице, и указано, какая именно таблица используется
операционная система имеет всю необходимую информацию
в дескрипторных таблицах
Архитектура ЦП 80286: режимы работы. Какие регистры используются в защищенном режиме работы процессора 80286?
GDT
дескрипторы
селекторы
GDT
сегментные регистры
LDTR
IDTR
Формирование адреса в реальном режиме работы. Откуда берется базовый адрес сегмента?
из сегментного регистра
вычисляется
из счетчика команд
из сегмента кода
формируется операционной системой
Формирование адреса в реальном режиме работы. Как формируется физический адрес в реальном режиме работы 80286?
сдвигом базового адреса сегмента на 4 вправо
делением на 16 базового адреса сегмента
умножением на 4 базового адреса сегмента
сдвигом базового адреса сегмента на 4 влево
умножением на 16 базового адреса сегмента
Формирование адреса в реальном режиме работы. Чему равен предел сегмента в реальном режиме?
4 Гбайта
16 Кбайт
64 Кбайта
до 4 Гбайта
до 64 Кбайт
Формирование адреса в защищенном режиме работы. В чем измеряется размер сегмента в защищенном режиме?
в байтах
в бодах
в битах
в словах
в страницах
Формирование адреса в защищенном режиме работы. Чему равен предел сегмента в защищенном режиме?
до 4 Гбайта
64 Кбайта
16 Кбайт
до 64 Кбайт
4 Гбайта
Формирование адреса в защищенном режиме работы. Как формируется физический адрес в защищенном режиме работы 80286?
сдвигом базового адреса сегмента на 4 вправо
берется из соответствующего дескриптора
сдвигом базового адреса сегмента на 4 влево
умножением на 16 базового адреса сегмента
из дескриптора берется базовый адрес сегмента и суммируется со смещением
умножением на 4 базового адреса сегмента
Формирование адреса в защищенном режиме работы. Откуда берется базовый адрес сегмента?
из сегментного регистра
формируется операционной системой
из счетчика команд
из сегмента кода
из соответствующего дескриптора
Какой регистр не может использоваться как адрес порта ввода-вывода для инструкций IN/INS, OUT/OUTS?
ESI
EAX
EBP
EDX
ECX
EBX
Какие сегменты используются при обращении к памяти только при явном использовании в инструкции префиксов этих сегментов?
CS
FS
ES
GS
SS
DS
Формат команды микропроцессоров IA-32. Чему может быть равен размер смещения (в байтах) в формате команды?
1
0
4
10
8
2
Структура микропроцессора Intel386. Какие основные блоки можно выделить в структуре Intel386?
вычислительный блок
блок управления памятью
исполнительный блок
блок управления сегментами
блок предварительной выборки команд
блок декодирования команд
блок страничной трансляции
операционный блок
блок интерфейса с магистралью
0блок преобразования адресов
Какие регистры микропроцессоров IA-32 относятся к системным?
регистры системных адресов
четыре регистра управления
шесть регистров отладки
восемь регистров общего назначения
Структура микропроцессоров IA-32. В каком процессоре блок вычислений с плавающей точкой (Floating Point Unit) интегрирован на кристалле с процессором?
80386
Pentium
Pentium II
80286
Pentium MMX
80486
Какой регистр используется как указатель на данные в сегменте SS?
EBX
EAX
ESI
EDX
ECX
EBP
Значение какого сегментного регистра нельзя изменить непосредственно?
SS
FS
GS
CS
ES
DS
Формат команды микропроцессоров IA-32. Какой сегментный регистр используется неявно для получения адреса операнда-приемника в цепочечных командах?
DS
GS
CS
SS
ES
FS
Какой регистр используется как счетчик для цепочечных и циклических инструкций?
EAX
ESI
EBP
ECX
EDX
EBX
Формат команды микропроцессоров IA-32. Какие поля в формате команды не являются обязательными?
смещение
непосредственный операнд
префикс
КОП
байт SIB (Scale-Index-Base)
байт "Mod R/M"
Структура микропроцессора Intel386. Какой блок выполняет функцию опережающего просмотра программы?
блок интерфейса с магистралью
исполнительный блок
операционный блок
блок управления сегментами
вычислительный блок
блок предварительной выборки команд
блок декодирования команд
Значение какого сегментного регистра может непосредственно изменить программа?
CS
DS
GS
SS
ES
FS
Регистры микропроцессоров IA-32. Какие регистры включает программная модель?
шесть регистров сегментов
восемь регистров общего назначения
регистры страничной трансляции
указатель команд
указатель вершины стека
четыре регистра управления
регистр системных флагов
индексные регистры
регистры системных адресов
шесть регистров отладки
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
Вычислите смещение дескриптора сегмента стека от начала соответствующей дескрипторной таблицы для исполняемой в данный момент задачи
0060H
01C8h
600H
0060h
006Dh
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
Вычислите смещение дескриптора сегмента данных (DS) от начала соответствующей дескрипторной таблицы для исполняемой в данный момент задачи
1A0H
01A8h
600H
01C8h
1E7H
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
К какому типу может относиться дескриптор, селектор которого хранится в регистре DS?
сегмент данных
сегмент кода с возможностью чтения
сегмент TSS
шлюз вызова
сегмент стека
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
Вычислите смещение дескриптора кодового сегмента от начала соответствующей дескрипторной таблицы для исполняемой в данный момент задачи
C8h
F0C0H
2D4H
01D8H
01C8h
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
К какому типу может относиться дескриптор, селектор которого хранится в регистре GS?
сегмент кода
сегмент данных
сегмент стека
сегмент TSS
шлюз вызова
ни один из перечисленных
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
К какому типу может относиться дескриптор, селектор которого хранится в регистре CS?
сегмент данных
cегмент кода
сегмент TSS
шлюз вызова
сегмент стека
Определите физический адрес точки входа обработчика прерываний в реальном режиме для указанного ниже вектора некоторого прерывания. Вектор прерывания: 1000 0001 1110 0010 0111 1010 1011 0000
F0DACh
01C8h
0ACDACh
81E27ACh
0898D0h
Дескрипторы – 8-байтные блоки описательной информации, используемые устройством управления памятью в защищенном режиме. Выберите объекты, в которых могут храниться дескрипторы того или иного типа. Где могут находиться дескрипторы шлюзов задач?
IDT
GDT
TR
CS
LDT
Ответьте на вопрос, касающийся стандартной схемы страничной трансляции (расширения PAE и PSE выключены). Каков размер смещения внутри страницы (в битах)?
8
20
12
10
32
Дескрипторы – 8-байтные блоки описательной информации, используемые устройством управления памятью в защищенном режиме. Выберите объекты, в которых могут храниться дескрипторы того или иного типа. Где могут находиться дескрипторы TSS?
TR
LDT
IDT
SS
GDT
Дескрипторы – 8-байтные блоки описательной информации, используемые устройством управления памятью в защищенном режиме. Выберите объекты, в которых могут храниться дескрипторы того или иного типа. Где могут находиться дескрипторы сегментов кода?
IDT
LDT
TSS
GDT
CS
Ответьте на вопрос, касающийся стандартной схемы страничной трансляции (расширения PAE и PSE выключены). Чему равен размер страницы?
4 Мб
16 Кб
1 Кб
4 Кб
64 Кб
Ответьте на вопрос, касающийся стандартной схемы страничной трансляции (расширения PAE и PSE выключены). Сколько бит линейного адреса используются как индекс для выбора соответствующей страницы из таблицы страниц?
8
20
32
12
10
Определите физический адрес точки входа обработчика прерываний в реальном режиме для указанного ниже вектора некоторого прерывания. Вектор прерывания: 1011 0111 1110 0111 0101 1110 0011 1110
F0DACh
B7E75E3Eh
A6F75E3Ch
0ACDACh
0DDCAEh
Определите физический адрес точки входа обработчика прерываний в реальном режиме для указанного ниже вектора некоторого прерывания. Вектор прерывания: 1010 0110 1111 0111 0101 1110 0011 1100
ADDACh
01C8h
0ACDACh
F0DACh
A6F75E3Ch
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в реальном режиме
Вычислите физический адрес вершины стека
16ACH
F0DACh
81E27ACh
026A9Eh
01C8h
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в реальном режиме
Вычислите физический адрес ячейки памяти, к которой обращается некоторая команда через регистр SI, не указывая префикс смены сегмента
F0DACh
AC9Eh
2080h
001AF8h
01C8h
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в реальном режиме
Вычислите физический адрес очередной команды
01C8h
001DAAh
32Ah
1A8h
Архитектура процессора Pentium. В каком процессоре впервые реализована суперскалярная архитектура?
Pentium
i486
Pentium Pro
Pentium III
Pentium II
Pentium MMX
Архитектура процессора Pentium. В каком процессоре впервые реализованы два конвейера?
i486
Pentium III
Pentium MMX
Pentium II
Pentium
Pentium Pro
Накопители на оптических носителях. Оцените, какой прирост в эффективности по объему дает использование схемы кодирования EFM-Plus по сравнению с EFM
107 %
47 %
12 %
<1 %
никакого
6 %
Конвейерная обработка данных в Pentium. За сколько шагов выполнятся 10 простых команд, не зависящих друг от друга по ресурсам?
10 тактов
5 тактов
9 тактов
6 тактов
11 тактов
Архитектура процессора Pentium Pro. В каких процессорах не используются регистры-псевдонимы?
Pentium
i8086
i80286
Pentium Pro
i80486
i80386
Сравнительный анализ работы процессоров Pentium и Pentium Pro. Как называют проверку процессором зависимости команды от результата предыдущих команд?
конвейерная обработка данных
предсказание зависимости команд по данным
анализ потока данных
глубокое предсказание ветвлений
организация ветвлений
опережающее исполнение команд
Архитектура процессора Pentium Pro. Какие способы обработки данных определил термин динамическое исполнение программы?
анализ потока данных
организация ветвлений
конвейерная обработка данных
опережающее исполнение команд
предсказание зависимости команд по данным
глубокое предсказание ветвлений
Архитектура процессора Pentium. Какие команды можно направлять параллельно в два конвейера?
работающие с данными из разных сегментов
простые
команды вещественной арифметики и целочисленные команды
находящиеся в разных сегментах кода
не зависящие по регистрам
Конвейерная обработка данных в Pentium. Среди перечисленных вариантов выделите те пары команд, которые могут обрабатываться на конвейерах U и V параллельно
MOV AX, 1 и FADD ST, ST(1)
MOV AX, 1 и ADD BX, 2
MOV AX, 1 и ADD AX, BX
FSQRT и FADD ST, ST(1)
Сравнительный анализ работы процессоров Pentium и Pentium Pro. Какой процессор не проверяет зависимость команды от результата предыдущих команд?
i80286
i80486
Pentium Pro
i80386
Pentium
i8086
Сравнительный анализ работы процессоров Pentium и Pentium Pro. Какой процессор проверяет зависимость команды от результата предыдущих команд?
i80286
i80486
Pentium Pro
i80386
Pentium
i8086
Конвейерная обработка данных в Pentium. Если конвейер U выполняет обработку команды SUB AX, AX, какие из перечисленных команд в данный момент допустимы для обработки на конвейере V?
ADD AX, 2
MOV BX, 5
NZ L2
FSIN
PUSH BX
Среди перечисленных фрагментов программ выберите те, время выполнения которых не зависит от эффективности блока предсказания ветвлений
MOV AH, 0
MOV CL, 10
IDIV CL
MOV BL, AL
ADD BX, 3030H
MOV ECX, 5
L0: ADD AX,[EBX+ECX]
LOOP L0
POP BX
AND BX, 1
JZ SHORT NO32
MOV DX, OFFSET MESS32
MOV AH, 9
INT 21H
NO32: MOV BX, 123H
Архитектура процессора Pentium Pro. Какой способ обработки данных противоречит принципам фон Неймана?
организация ветвлений
предсказание зависимости команд по данным
анализ потока данных
глубокое предсказание ветвлений
опережающее исполнение команд
конвейерная обработка данных
Среди перечисленных фрагментов программ выберите те, время выполнения которых не зависит от эффективности блока предсказания ветвлений
MOV DX, OFFSET X86MESS
MOV AH, 9
INT 21H
POP BX
AND BX, 1
JC PM_ERRPNT
MOV CX, 2
MOV AX, WORD PTR [MESS+12]
CALL HEXOUT
FIST MEM16
MOV AX, MEM16
INC MEM16
SHL AX, 1
Сравнительный анализ работы процессоров Pentium и Pentium Pro. Каким способом обработки данных принципиально отличаются алгоритмы работы процессоров Pentium и Pentium Pro?
предсказание зависимости команд по данным
опережающее исполнение команд
организация ветвлений
анализ потока данных
конвейерная обработка данных
глубокое предсказание ветвлений
Среди перечисленных фрагментов программ выберите те, время выполнения которых не зависит от эффективности блока предсказания ветвлений
PUSHFD
POP EAX
MOV EBX, EAX
SUB BX, BX
XOR EAX, 00240000H
USH EAX
POP EAX
SUB AX, AX
CMP EAX, EBX
JE L0
AND EAX, 00200000H
PUSHF
POP AX
TEST AH, 80H
JZ L1
Среди перечисленных фрагментов программ выберите те, время выполнения которых зависит от эффективности блока предсказания ветвлений
MOV AH, 0
MOV CL, 10
IDIV CL
MOV BL, AL
ADD BX, 3030H
POP BX
AND BX, 1
JZ SHORT NO32
MOV DX, OFFSET MESS32
MOV AH, 9
INT 21H
NO32:MOV BX, 123H
MOV ECX, 5
L0: ADD AX,[EBX+ECX]
LOOP L0
Среди перечисленных фрагментов программ выберите те, время выполнения которых зависит от эффективности блока предсказания ветвлений
FIST MEM16
MOV AX, MEM16
INC MEM16
SHL AX, 1
JC PM_ERRPNT
MOV CX, 2
MOV AX, WORD PTR [MESS+12]
CALL HEXOUT
MOV DX, OFFSET X86MESS
MOV AH, 9
INT 21H
POP BX
AND BX, 1
Среди перечисленных фрагментов программ выберите те, время выполнения которых зависит от эффективности блока предсказания ветвлений
PUSHF
POP AXT
EST AH, 80H
JZ L1
POP EAX
SUB AX, AX
CMP EAX, EBX
JE L0
AND EAX, 00200000H
PUSHFD
POP EAX
MOV EBX, EAX
SUB BX, BX
XOR EAX, 00240000H
PUSH EAX
Какие архитектурные и структурные особенности, по сравнению с предыдущими моделями микропроцессоров фирмы Intel, имеют процессоры семейства Pentium?
ядро быстрого выполнения
суперскалярная архитектура
конвейерная обработка данных
динамическое исполнение команд
раздельные кэш-памяти для хранения команд и данных
двойная независимая шина
Основные черты MMX технологии?
суперскалярная архитектура
57 новых инструкций
8 новых 128-разрядных регистров
144 дополнительные команды SSE-2
4 новых типа данных
SIMD архитектура
SSE инструкции
8 64-разрядных регистра MMX
раздельные кэш-памяти команд и данных
Технологии SIMD. С помощью какой технологии можно за одну операцию сложить сразу четыре пары вещественных чисел?
SMM
SSE
MMX
FPU
Технологии SIMD. Какие из перечисленных возможностей соответствуют идеологии SIMD?
DIB
MMX
FPU
SSE
Какое максимальное количество пар целых чисел можно обрабатывать за одну операцию при помощи инструкций MMX?
2 двойных слова
4 двухбайтовых целых
4 слова
8 однобайтовых целых
4 однобайтовых целых
В каком процессоре АЛУ работает на удвоенной частоте процессора?
Pentium IV
Pentium Pro
i489
Pentium MMX
Pentium II
Pentium III
Какая максимальная разрядность вещественных чисел доступна при использовании технологии SSE?
32 бита
40 бит
64 бита
80 бит
В каком процессоре реализована Net-Burst архитектура?
Pentium MMX
i489
Pentium IV
Pentium III
Pentium II
Pentium Pro
В каких процессорах кэш L2 работает на частоте ядра?
Pentium III Katmai
Pentium Pro
Pentium III Coppermine
Pentium II
Pentium 4
Рассчитайте пропускную способность шины данных для указанного МП. Pentium 4 2,67 ГГц, системная шина
133х4 МГц
133×4=532 Mбайт/с
133×4×8=4256 Mбайт/с
2,67×8=21,36 Гбайт/с
133×8=1,06 Гбайт/с
133×4×8=4,26 Гбайт/с
133×4×4=1064 Mбайт/с
Какие из перечисленных процессоров содержат кэш L1 на кристалле?
80286
8088
80486
8086
Pentium
80386
Какая максимальная разрядность вещественных чисел доступна при использовании технологии SSE2?
40 бит
32 бита
64 бита
80 бит
Какие из перечисленных процессоров содержат кэш L2 на кристалле?
Pentium
Pentium 4
Pentium III Coppermine
Pentium Pro
Pentium III Katmai
Pentium II
Рассчитайте пропускную способность шины данных для указанного МП. AMD 5×86 133 МГц, системная шина 33 МГц
33×4=132 Мбайт/с
66 Мбай/с
133×8=1,06 Гбайт/с
33×8=264 Мбайт/с
133×4=532 Мбайт/с
Вопросы к тесту выложены исключительно в ознакомительных целях: количество вопросов может не совпадать с действительным, актуальность не поддерживается,- за решением теста Welcome to the cashier!
Какой ученый предложил проект машины, ставший прообразом ПК?
Беббидж
Холлерит
Паскаль
Нейман
Шиккард
Лейбниц
Какой ученый впервые представил вычислитель, выполняющий все 4 арифметических действия?
Лейбниц
Ломоносов
Холлерит
Нейман
Паскаль
Шиккард
Структура микропроцессоров IA-32. В каком процессоре впервые реализован режим пакетирования?
Pentium II
80486
80386
Pentium MMX
80286
Pentium
В какой ЭВМ впервые в СССР была достигнута производительность в 1 млн.оп./с?
БЭСМ-6
Эльбрус-2
Эльбрус-3
БЭСМ-2
БЭСМ-1
Эльбрус-1
Какие ЭВМ выпускались в СССР?
МЭСМ
БЭСМ
Альтаир
Эниак
М-20
Когда начался промышленный выпуск ЭВМ в СССР?
в 1948 г.
в 1971 г.
в 1967 г.
в 1958 г.
в 1961 г.
В каких ЭВМ управление вычислительным процессом переходит от программы к данным?
цифровой
Гарвардской школы
потоковый
Принстонский
Фон Неймана
редукционный
Какие принципы построения реализованы в ЭВМ?
редукционный
Фон Неймана
цифровой
потоковый
Принстонский
Гарвардской школы
На каких принципах построены машины, для которых обязательно централизованное последовательное управление?
Фон Неймана
Гарвардской школы
Принстонский
редукционный
цифровой
потоковый
К какому поколению относятся первые микро-ЭВМ?
пятому
первому
четвертому
шестому
третьему
второму
Какая характеристика является определяющей для выделения поколений ЭВМ?
элементная база ЦП
элементная база внешней памяти
быстродействие ЦП
емкость основной памяти
элементная база оперативной памяти
типы внешних устройств
В каких ЭВМ выполнение операций определяется потребностью в результате?
Фон Неймана
цифровой
редукционный
Принстонский
потоковый
Гарвардской школы
К какому классу, с точки зрения взаимодействия команд и данных, относятся современные ПК?
ОКМД
SISD
МКМД
ОКОД
MIMD
SIMD
К какому классу ЭВМ относится ПЭВМ?
большие ЭВМ
микроЭВМ
миниЭВМ
супер ЭВМ
малые ЭВМ
АРМ
Какая фирма провозгласила принцип открытости архитектуры?
AMD
DEC
Motorola
IBM
Intel
Какие семейства компьютеров производит фирма Apple?
Motorola
AMD
Macintosh
х86
PC
Apple
Архитектура ЦП 8086. Чему равен размер операнда в реальном режиме?
8, 16 и 32 байта
16 и 32 байта
8 и 16 байт
8 байт
16 байт
Архитектура ЦП 8086. Какие типы сегментов существуют?
стека
кода
данных
пользователя
программы
Архитектура ЦП 8086. Что содержит указатель команд IP?
выполняемую команду
адрес выполненной команды в сегменте
адрес следующей команды в сегменте
адрес выполняемой команды
следующую команду в сегменте
адрес данных для выполняемой команды
Архитектура ЦП 8086. Что находится в регистре сегмента кода CS?
начальный адрес области памяти, в которой находятся команды
базовый адрес сегмента стека
базовый адрес сегмента кода
начальный адрес области памяти, в которой находятся данные
адрес текущей выполняемой программы
Структура микропроцессора Intel386. Какой блок выполняет команды из очереди команд и взаимодействует со всеми другими блоками, требуемыми для завершения выполнения команды?
блок декодирования команд
блок страничной трансляции
блок управления сегментами
блок интерфейса с магистралью
исполнительный блок
блок предварительной выборки команд
Структура микропроцессоров IA-32. В каком процессоре впервые реализована суперскалярность?
80486
80386
80286
Pentium
Pentium II
Pentium MMX
Архитектура ЦП 80286: программная модель. Где хранится селектор?
в сегменте стека
в сегментных регистрах
в основной памяти
в таблицах
в регистрах процессора
в сегменте кода
Архитектура ЦП 80286: программная модель. Что находится в регистре TR?
задача
селектор TR
селектор сегмента состояния задачи
IDT
базовый адрес локальной дескрипторной таблицы
адрес
Регистры микропроцессоров IA-32. Какие регистры программно доступны?
указатель команд
регистр системных флагов
четыре регистра управления
восемь регистров общего назначения
шесть регистров сегментов
регистры системных адресов
Архитектура ЦП 80286: дескриптор и дескрипторные таблицы. Что хранится в регистре LDTR?
TR
селектор LDT
базовый адрес локальной дескрипторной таблицы
LDT
IDT
селектор сегмента задач
Архитектура ЦП 80286: дескриптор и дескрипторные таблицы. Что описывает дескриптор?
размер дескрипторной таблицы
начальный адрес дескрипторной таблицы
базовый адрес сегмента
предел (размер) сегмента
права доступа к сегменту
селектор
Архитектура ЦП 80286: дескриптор и дескрипторные таблицы. Где хранится базовый адрес глобальной дескрипторной таблицы?
в селекторе
GDTR
TR
IDTR
LDTR
в основной памяти
Архитектура ЦП 80286: режимы работы. В каких режимах может работать процессор 80286?
режим пользователя
многозадачный режим
режим супервизора
виртуальный режим
режим реальных адресов
защищенный режим
Архитектура ЦП 80286: режимы работы. Как процессор может узнать, где посмотреть информацию о сегменте?
в сегментных регистрах
в LDTR находится базовый адрес локальной дескрипторной таблицы, где описаны все сегменты задачи
в GDTR находится базовый адрес глобальной дескрипторной таблицы, где описаны все сегменты
в селекторе есть ссылка на номер записи в дескрипторной таблице, и указано, какая именно таблица используется
операционная система имеет всю необходимую информацию
в дескрипторных таблицах
Архитектура ЦП 80286: режимы работы. Какие регистры используются в защищенном режиме работы процессора 80286?
GDT
дескрипторы
селекторы
GDT
сегментные регистры
LDTR
IDTR
Формирование адреса в реальном режиме работы. Откуда берется базовый адрес сегмента?
из сегментного регистра
вычисляется
из счетчика команд
из сегмента кода
формируется операционной системой
Формирование адреса в реальном режиме работы. Как формируется физический адрес в реальном режиме работы 80286?
сдвигом базового адреса сегмента на 4 вправо
делением на 16 базового адреса сегмента
умножением на 4 базового адреса сегмента
сдвигом базового адреса сегмента на 4 влево
умножением на 16 базового адреса сегмента
Формирование адреса в реальном режиме работы. Чему равен предел сегмента в реальном режиме?
4 Гбайта
16 Кбайт
64 Кбайта
до 4 Гбайта
до 64 Кбайт
Формирование адреса в защищенном режиме работы. В чем измеряется размер сегмента в защищенном режиме?
в байтах
в бодах
в битах
в словах
в страницах
Формирование адреса в защищенном режиме работы. Чему равен предел сегмента в защищенном режиме?
до 4 Гбайта
64 Кбайта
16 Кбайт
до 64 Кбайт
4 Гбайта
Формирование адреса в защищенном режиме работы. Как формируется физический адрес в защищенном режиме работы 80286?
сдвигом базового адреса сегмента на 4 вправо
берется из соответствующего дескриптора
сдвигом базового адреса сегмента на 4 влево
умножением на 16 базового адреса сегмента
из дескриптора берется базовый адрес сегмента и суммируется со смещением
умножением на 4 базового адреса сегмента
Формирование адреса в защищенном режиме работы. Откуда берется базовый адрес сегмента?
из сегментного регистра
формируется операционной системой
из счетчика команд
из сегмента кода
из соответствующего дескриптора
Какой регистр не может использоваться как адрес порта ввода-вывода для инструкций IN/INS, OUT/OUTS?
ESI
EAX
EBP
EDX
ECX
EBX
Какие сегменты используются при обращении к памяти только при явном использовании в инструкции префиксов этих сегментов?
CS
FS
ES
GS
SS
DS
Формат команды микропроцессоров IA-32. Чему может быть равен размер смещения (в байтах) в формате команды?
1
0
4
10
8
2
Структура микропроцессора Intel386. Какие основные блоки можно выделить в структуре Intel386?
вычислительный блок
блок управления памятью
исполнительный блок
блок управления сегментами
блок предварительной выборки команд
блок декодирования команд
блок страничной трансляции
операционный блок
блок интерфейса с магистралью
0блок преобразования адресов
Какие регистры микропроцессоров IA-32 относятся к системным?
регистры системных адресов
четыре регистра управления
шесть регистров отладки
восемь регистров общего назначения
Структура микропроцессоров IA-32. В каком процессоре блок вычислений с плавающей точкой (Floating Point Unit) интегрирован на кристалле с процессором?
80386
Pentium
Pentium II
80286
Pentium MMX
80486
Какой регистр используется как указатель на данные в сегменте SS?
EBX
EAX
ESI
EDX
ECX
EBP
Значение какого сегментного регистра нельзя изменить непосредственно?
SS
FS
GS
CS
ES
DS
Формат команды микропроцессоров IA-32. Какой сегментный регистр используется неявно для получения адреса операнда-приемника в цепочечных командах?
DS
GS
CS
SS
ES
FS
Какой регистр используется как счетчик для цепочечных и циклических инструкций?
EAX
ESI
EBP
ECX
EDX
EBX
Формат команды микропроцессоров IA-32. Какие поля в формате команды не являются обязательными?
смещение
непосредственный операнд
префикс
КОП
байт SIB (Scale-Index-Base)
байт "Mod R/M"
Структура микропроцессора Intel386. Какой блок выполняет функцию опережающего просмотра программы?
блок интерфейса с магистралью
исполнительный блок
операционный блок
блок управления сегментами
вычислительный блок
блок предварительной выборки команд
блок декодирования команд
Значение какого сегментного регистра может непосредственно изменить программа?
CS
DS
GS
SS
ES
FS
Регистры микропроцессоров IA-32. Какие регистры включает программная модель?
шесть регистров сегментов
восемь регистров общего назначения
регистры страничной трансляции
указатель команд
указатель вершины стека
четыре регистра управления
регистр системных флагов
индексные регистры
регистры системных адресов
шесть регистров отладки
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
Вычислите смещение дескриптора сегмента стека от начала соответствующей дескрипторной таблицы для исполняемой в данный момент задачи
0060H
01C8h
600H
0060h
006Dh
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
Вычислите смещение дескриптора сегмента данных (DS) от начала соответствующей дескрипторной таблицы для исполняемой в данный момент задачи
1A0H
01A8h
600H
01C8h
1E7H
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
К какому типу может относиться дескриптор, селектор которого хранится в регистре DS?
сегмент данных
сегмент кода с возможностью чтения
сегмент TSS
шлюз вызова
сегмент стека
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
Вычислите смещение дескриптора кодового сегмента от начала соответствующей дескрипторной таблицы для исполняемой в данный момент задачи
C8h
F0C0H
2D4H
01D8H
01C8h
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
К какому типу может относиться дескриптор, селектор которого хранится в регистре GS?
сегмент кода
сегмент данных
сегмент стека
сегмент TSS
шлюз вызова
ни один из перечисленных
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в защищенном режиме
К какому типу может относиться дескриптор, селектор которого хранится в регистре CS?
сегмент данных
cегмент кода
сегмент TSS
шлюз вызова
сегмент стека
Определите физический адрес точки входа обработчика прерываний в реальном режиме для указанного ниже вектора некоторого прерывания. Вектор прерывания: 1000 0001 1110 0010 0111 1010 1011 0000
F0DACh
01C8h
0ACDACh
81E27ACh
0898D0h
Дескрипторы – 8-байтные блоки описательной информации, используемые устройством управления памятью в защищенном режиме. Выберите объекты, в которых могут храниться дескрипторы того или иного типа. Где могут находиться дескрипторы шлюзов задач?
IDT
GDT
TR
CS
LDT
Ответьте на вопрос, касающийся стандартной схемы страничной трансляции (расширения PAE и PSE выключены). Каков размер смещения внутри страницы (в битах)?
8
20
12
10
32
Дескрипторы – 8-байтные блоки описательной информации, используемые устройством управления памятью в защищенном режиме. Выберите объекты, в которых могут храниться дескрипторы того или иного типа. Где могут находиться дескрипторы TSS?
TR
LDT
IDT
SS
GDT
Дескрипторы – 8-байтные блоки описательной информации, используемые устройством управления памятью в защищенном режиме. Выберите объекты, в которых могут храниться дескрипторы того или иного типа. Где могут находиться дескрипторы сегментов кода?
IDT
LDT
TSS
GDT
CS
Ответьте на вопрос, касающийся стандартной схемы страничной трансляции (расширения PAE и PSE выключены). Чему равен размер страницы?
4 Мб
16 Кб
1 Кб
4 Кб
64 Кб
Ответьте на вопрос, касающийся стандартной схемы страничной трансляции (расширения PAE и PSE выключены). Сколько бит линейного адреса используются как индекс для выбора соответствующей страницы из таблицы страниц?
8
20
32
12
10
Определите физический адрес точки входа обработчика прерываний в реальном режиме для указанного ниже вектора некоторого прерывания. Вектор прерывания: 1011 0111 1110 0111 0101 1110 0011 1110
F0DACh
B7E75E3Eh
A6F75E3Ch
0ACDACh
0DDCAEh
Определите физический адрес точки входа обработчика прерываний в реальном режиме для указанного ниже вектора некоторого прерывания. Вектор прерывания: 1010 0110 1111 0111 0101 1110 0011 1100
ADDACh
01C8h
0ACDACh
F0DACh
A6F75E3Ch
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в реальном режиме
Вычислите физический адрес вершины стека
16ACH
F0DACh
81E27ACh
026A9Eh
01C8h
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в реальном режиме
Вычислите физический адрес ячейки памяти, к которой обращается некоторая команда через регистр SI, не указывая префикс смены сегмента
F0DACh
AC9Eh
2080h
001AF8h
01C8h
В приведенной ниже таблице показано состояние основных регистров процессора при выполнении некоторой задачи в реальном режиме
Вычислите физический адрес очередной команды
01C8h
001DAAh
32Ah
1A8h
Архитектура процессора Pentium. В каком процессоре впервые реализована суперскалярная архитектура?
Pentium
i486
Pentium Pro
Pentium III
Pentium II
Pentium MMX
Архитектура процессора Pentium. В каком процессоре впервые реализованы два конвейера?
i486
Pentium III
Pentium MMX
Pentium II
Pentium
Pentium Pro
Накопители на оптических носителях. Оцените, какой прирост в эффективности по объему дает использование схемы кодирования EFM-Plus по сравнению с EFM
107 %
47 %
12 %
<1 %
никакого
6 %
Конвейерная обработка данных в Pentium. За сколько шагов выполнятся 10 простых команд, не зависящих друг от друга по ресурсам?
10 тактов
5 тактов
9 тактов
6 тактов
11 тактов
Архитектура процессора Pentium Pro. В каких процессорах не используются регистры-псевдонимы?
Pentium
i8086
i80286
Pentium Pro
i80486
i80386
Сравнительный анализ работы процессоров Pentium и Pentium Pro. Как называют проверку процессором зависимости команды от результата предыдущих команд?
конвейерная обработка данных
предсказание зависимости команд по данным
анализ потока данных
глубокое предсказание ветвлений
организация ветвлений
опережающее исполнение команд
Архитектура процессора Pentium Pro. Какие способы обработки данных определил термин динамическое исполнение программы?
анализ потока данных
организация ветвлений
конвейерная обработка данных
опережающее исполнение команд
предсказание зависимости команд по данным
глубокое предсказание ветвлений
Архитектура процессора Pentium. Какие команды можно направлять параллельно в два конвейера?
работающие с данными из разных сегментов
простые
команды вещественной арифметики и целочисленные команды
находящиеся в разных сегментах кода
не зависящие по регистрам
Конвейерная обработка данных в Pentium. Среди перечисленных вариантов выделите те пары команд, которые могут обрабатываться на конвейерах U и V параллельно
MOV AX, 1 и FADD ST, ST(1)
MOV AX, 1 и ADD BX, 2
MOV AX, 1 и ADD AX, BX
FSQRT и FADD ST, ST(1)
Сравнительный анализ работы процессоров Pentium и Pentium Pro. Какой процессор не проверяет зависимость команды от результата предыдущих команд?
i80286
i80486
Pentium Pro
i80386
Pentium
i8086
Сравнительный анализ работы процессоров Pentium и Pentium Pro. Какой процессор проверяет зависимость команды от результата предыдущих команд?
i80286
i80486
Pentium Pro
i80386
Pentium
i8086
Конвейерная обработка данных в Pentium. Если конвейер U выполняет обработку команды SUB AX, AX, какие из перечисленных команд в данный момент допустимы для обработки на конвейере V?
ADD AX, 2
MOV BX, 5
NZ L2
FSIN
PUSH BX
Среди перечисленных фрагментов программ выберите те, время выполнения которых не зависит от эффективности блока предсказания ветвлений
MOV AH, 0
MOV CL, 10
IDIV CL
MOV BL, AL
ADD BX, 3030H
MOV ECX, 5
L0: ADD AX,[EBX+ECX]
LOOP L0
POP BX
AND BX, 1
JZ SHORT NO32
MOV DX, OFFSET MESS32
MOV AH, 9
INT 21H
NO32: MOV BX, 123H
Архитектура процессора Pentium Pro. Какой способ обработки данных противоречит принципам фон Неймана?
организация ветвлений
предсказание зависимости команд по данным
анализ потока данных
глубокое предсказание ветвлений
опережающее исполнение команд
конвейерная обработка данных
Среди перечисленных фрагментов программ выберите те, время выполнения которых не зависит от эффективности блока предсказания ветвлений
MOV DX, OFFSET X86MESS
MOV AH, 9
INT 21H
POP BX
AND BX, 1
JC PM_ERRPNT
MOV CX, 2
MOV AX, WORD PTR [MESS+12]
CALL HEXOUT
FIST MEM16
MOV AX, MEM16
INC MEM16
SHL AX, 1
Сравнительный анализ работы процессоров Pentium и Pentium Pro. Каким способом обработки данных принципиально отличаются алгоритмы работы процессоров Pentium и Pentium Pro?
предсказание зависимости команд по данным
опережающее исполнение команд
организация ветвлений
анализ потока данных
конвейерная обработка данных
глубокое предсказание ветвлений
Среди перечисленных фрагментов программ выберите те, время выполнения которых не зависит от эффективности блока предсказания ветвлений
PUSHFD
POP EAX
MOV EBX, EAX
SUB BX, BX
XOR EAX, 00240000H
USH EAX
POP EAX
SUB AX, AX
CMP EAX, EBX
JE L0
AND EAX, 00200000H
PUSHF
POP AX
TEST AH, 80H
JZ L1
Среди перечисленных фрагментов программ выберите те, время выполнения которых зависит от эффективности блока предсказания ветвлений
MOV AH, 0
MOV CL, 10
IDIV CL
MOV BL, AL
ADD BX, 3030H
POP BX
AND BX, 1
JZ SHORT NO32
MOV DX, OFFSET MESS32
MOV AH, 9
INT 21H
NO32:MOV BX, 123H
MOV ECX, 5
L0: ADD AX,[EBX+ECX]
LOOP L0
Среди перечисленных фрагментов программ выберите те, время выполнения которых зависит от эффективности блока предсказания ветвлений
FIST MEM16
MOV AX, MEM16
INC MEM16
SHL AX, 1
JC PM_ERRPNT
MOV CX, 2
MOV AX, WORD PTR [MESS+12]
CALL HEXOUT
MOV DX, OFFSET X86MESS
MOV AH, 9
INT 21H
POP BX
AND BX, 1
Среди перечисленных фрагментов программ выберите те, время выполнения которых зависит от эффективности блока предсказания ветвлений
PUSHF
POP AXT
EST AH, 80H
JZ L1
POP EAX
SUB AX, AX
CMP EAX, EBX
JE L0
AND EAX, 00200000H
PUSHFD
POP EAX
MOV EBX, EAX
SUB BX, BX
XOR EAX, 00240000H
PUSH EAX
Какие архитектурные и структурные особенности, по сравнению с предыдущими моделями микропроцессоров фирмы Intel, имеют процессоры семейства Pentium?
ядро быстрого выполнения
суперскалярная архитектура
конвейерная обработка данных
динамическое исполнение команд
раздельные кэш-памяти для хранения команд и данных
двойная независимая шина
Основные черты MMX технологии?
суперскалярная архитектура
57 новых инструкций
8 новых 128-разрядных регистров
144 дополнительные команды SSE-2
4 новых типа данных
SIMD архитектура
SSE инструкции
8 64-разрядных регистра MMX
раздельные кэш-памяти команд и данных
Технологии SIMD. С помощью какой технологии можно за одну операцию сложить сразу четыре пары вещественных чисел?
SMM
SSE
MMX
FPU
Технологии SIMD. Какие из перечисленных возможностей соответствуют идеологии SIMD?
DIB
MMX
FPU
SSE
Какое максимальное количество пар целых чисел можно обрабатывать за одну операцию при помощи инструкций MMX?
2 двойных слова
4 двухбайтовых целых
4 слова
8 однобайтовых целых
4 однобайтовых целых
В каком процессоре АЛУ работает на удвоенной частоте процессора?
Pentium IV
Pentium Pro
i489
Pentium MMX
Pentium II
Pentium III
Какая максимальная разрядность вещественных чисел доступна при использовании технологии SSE?
32 бита
40 бит
64 бита
80 бит
В каком процессоре реализована Net-Burst архитектура?
Pentium MMX
i489
Pentium IV
Pentium III
Pentium II
Pentium Pro
В каких процессорах кэш L2 работает на частоте ядра?
Pentium III Katmai
Pentium Pro
Pentium III Coppermine
Pentium II
Pentium 4
Рассчитайте пропускную способность шины данных для указанного МП. Pentium 4 2,67 ГГц, системная шина
133х4 МГц
133×4=532 Mбайт/с
133×4×8=4256 Mбайт/с
2,67×8=21,36 Гбайт/с
133×8=1,06 Гбайт/с
133×4×8=4,26 Гбайт/с
133×4×4=1064 Mбайт/с
Какие из перечисленных процессоров содержат кэш L1 на кристалле?
80286
8088
80486
8086
Pentium
80386
Какая максимальная разрядность вещественных чисел доступна при использовании технологии SSE2?
40 бит
32 бита
64 бита
80 бит
Какие из перечисленных процессоров содержат кэш L2 на кристалле?
Pentium
Pentium 4
Pentium III Coppermine
Pentium Pro
Pentium III Katmai
Pentium II
Рассчитайте пропускную способность шины данных для указанного МП. AMD 5×86 133 МГц, системная шина 33 МГц
33×4=132 Мбайт/с
66 Мбай/с
133×8=1,06 Гбайт/с
33×8=264 Мбайт/с
133×4=532 Мбайт/с
Внимание !
Вопросы к тесту выложены исключительно в ознакомительных целях: количество вопросов может не совпадать с действительным, актуальность не поддерживается,- за решением теста Welcome to the cashier!
Какие инструкции нельзя выполнять параллельно в процессоре Pentium MMX?
команды MMX
команды целочисленных операций
команды обработки данных с плавающей точкой
SSE инструкции
SSE-2 инструкции
все
Технологии SIMD. Какие из перечисленных процессоров IA-32 реализуют какую-либо возможность SIMD?
Pentium II
Pentium ММХ
Pentium Pro
Pentium
В каком процессоре кэш-команд содержит микрокоманды, готовые к исполнению?
Pentium Pro
Pentium IV
Pentium II
Pentium MMX
Pentium III
i489
Рассчитайте пропускную способность шины данных для указанного МП. Pentium 66 МГц, системная шина 66 МГц
66×4=264 Мбайт/с
66×8=528 Мбайт/с
133×4=532 Мбайт/с
66 Мбай/с
133×8=1,06 Гбайт/с
Как осуществляется переход из режима супервизора в режим пользователя?
при включении компьютера
по прерыванию
по инструкции, воздействующей на бит S регистра состояния
программно
по исключению
аппаратно
Как обеспечивается защита информации от несанкционированного доступа?
аппаратно
пользователем
путем организации возможности работы в одном из двух режимов: пользователя и супервизора
операционной системой
путем организации возможности работы в одном из двух режимов: реальном и защищенном
программно
Что различается в программных моделях пользователя и супервизора?
активные стеки
емкость основной памяти
адресные пространства, в которых работает ЦП
набор допустимых инструкций
набор внешних устройств
операционные системы
организация работы
программные модели
В каком микропроцессоре фирмы Motorola впервые появилась кэш-память?
МС 68040
МС 68060
МС 68030
МС 68000
МС 68020
МС 68008
Какой метод повышения производительности используется для микропроцессоров фирмы Motorola?
увеличение тактовой частоты за счет автономно работающих блоков
динамическое исполнение программы
блочная структура микропроцессора
распараллеливание функций с помощью относительно автономно работающих блоков
конвейерная обработка данных
В каких микропроцессорах фирмы Motorola нет кэш-памяти?
МС 68008
МС 68040
МС 68000
МС 68060
МС 68020
МС 68030
Перечислите внешние причины возникновения исключений
снупинг
прерывание
неправильные результаты обработки инструкций
адресные ошибки
ошибка магистрали
сигнал сброса
неправильные результаты выполнения инструкций
трассировка
Перечислите внутренние причины возникновения исключений
неправильные результаты обработки инструкций
неправильные результаты выполнения инструкций
прерывание
сигнал сброса
трассировка
адресные ошибки
ошибка магистрали
снупинг
В каких микропроцессорах фирмы Motorola используются раздельные кэш-инструкций и кэш-данных?
МС 68060
МС 68030
МС 68040
МС 68020
МС 68000
МС 68008
В каком микропроцессоре фирмы Motorola впервые появилось встроенное устройство обработки с плавающей точкой?
МС 68000
МС 68020
МС 68060
МС 68008
МС 68040
МС 68030
Какие блоки включает устройство памяти инструкций?
устройство снупинга инструкций
кэш данных
кэш инструкций
устройство декодирования инструкций
память инструкций
устройство управления памятью инструкций
Что позволяет получать механизм снупинга?
доступ альтернативному владельцу магистрали к содержимому внутрикристалльного кэша данных
доступ к устройству обработки с плавающей точкой
доступ к устройству управления памятью инструкций
доступ к содержимому внутрикристалльного кэша данных
доступ альтернативному владельцу магистрали к содержимому внутрикристалльного кэша инструкций
доступ альтернативному владельцу магистрали к устройству управления памятью данных
В каких микропроцессорах фирмы Motorola реализован механизм снупинга?
МС 68040
МС 68030
МС 68020
МС 68008
МС 68000
МС 68060
В каких микропроцессорах фирмы Motorola однонаправленная шина адреса?
МС 68020
МС 68000
МС 68008
МС 68040
МС 68060
МС 68030
Какие сигналы включает система арбитра?
передачи управления магистралью
подтверждения приема магистрали
определения владельца магистрали
сигналы снупа
запроса магистрали
Для чего предназначена система арбитра?
для назначения владельца магистрали
для передачи управления магистралью
для определения владельца магистрали
для подтверждения приема магистрали
для организации запросов магистрали
Какое устройство может быть владельцем магистрали?
МС 68040
МС 68008
МС 68030
МС 68020
МС 68000
внешний арбитр
МС 68060
Запишите вещественное число -9,5625•105 в двоичном виде в формате IEEE-754 single precision. Преобразование можно выполнять до 7 двоичного разряда после запятой в нормализованной записи
1 10010010 1000001xxxxxxxxxxxxxxxx
0 10010010 1101001xxxxxxxxxxxxxxxx
1 10010010 1101001xxxxxxxxxxxxxxxx
1 10010000 1001001хххххххххххххххх
1 10000000 1101001xxxxxxxxxxxxxxxx
Запишите вещественное число 1,2•10-4 в двоичном виде в формате IEEE-754 single precision. Преобразование можно выполнять до 7 двоичного разряда после запятой в нормализованной записи
1 01110001 1111011хххххххххххххххх
1 10010000 1001001хххххххххххххххх
0 01110001 1001011хххххххххххххххх
0 01110001 1111011хххххххххххххххх
0 11110001 1111011хххххххххххххххх
Переведите вещественное число
0 01111011 10011000000000000000000
из формата IEEE-754 single precision в десятичный вид (с точностью до 3 десятичных знаков)
9,96•10-2
0,0996
-0,996
0,996
9,96
Переведите вещественное число
1 10001001 00000010000000000000000
из формата IEEE-754 single precision в десятичный вид (с точностью до 3 десятичных знаков)
10032
10,32
-1032
1032
-1,03•102
Переведите вещественное число
1 11111111 10001010001000100000000
из формата IEEE-754 single precision в десятичный вид (с точностью до 3 десятичных знаков)
1032
999
NaN
не число
12,69
Приведены шестнадцатеричные записи кодов в разных форматах IEEE-754. Среди перечисленных выберите те коды, которые соответствуют нормализованным вещественным числам со знаком:
3DCCCCCC
FFFFC0AA99AA99AA0000
FF770000
8000000000000000
Приведены шестнадцатеричные записи кодов в разных форматах IEEE-754. Среди перечисленных выберите те коды, которые соответствуют нормализованным вещественным числам со знаком:
3FB999999999999A
C090200000000000
FFBA5555
8000FFFF
Приведены шестнадцатеричные записи кодов в разных форматах IEEE-754. Среди перечисленных выберите те коды, которые соответствуют нормализованным вещественным числам со знаком:
800A000000000000
7FF03234
С481В333
4090000000000000
В приведенной ниже таблице показано содержимое (десятичные значения) регистрового стека сопроцессора 8087. Определите результат выполнения указанных инструкций, если TOS=0102
Определите результат выполнения инструкции FSUB ST(0),ST(2).
3,35
3,24
3,45
2,4
5,75
В приведенной ниже таблице показано содержимое (десятичные значения) регистрового стека сопроцессора 8087. Определите результат выполнения указанных инструкций, если TOS=0102
Определите результат выполнения инструкции FADD ST,ST(1)
3,24
5,75
3,45
2,4
3,55
В приведенной ниже таблице показано содержимое (десятичные значения) регистрового стека сопроцессора 8087. Определите результат выполнения указанных инструкций, если TOS=0102
Определите результат выполнения инструкции FADD ST(1),ST(2)
5,75
3,24
3,45
3,55
2,4
Представьте десятичные числа 1020 и -1,73 в формате двоичного вещественного числа с 4-битной дробной частью мантиссы при округлении сопроцессора вниз
1020≈1,1111E21001; -1,73≈-1,1011E20
1020≈1,0000E21010; -1,73≈-1,1100E20
1020≈1,0000E21010; -1,73≈-1,1011E20
1020≈1,1111E21001; -1,73≈-1,1111E21001
1020≈1,1111E21001; -1,73≈-1,1100E20
Представьте десятичные числа 0,3 и -1020 в формате двоичного вещественного числа с 4-битной дробной частью мантиссы при округлении сопроцессора к ближайшему
0,3≈0,0011E2-10; -1020≈ -1,0000E21010
0,3≈1,0011E2-10; -1020≈ -1,1111E210
0,3≈1,0011E2-10; -1020≈ -1,0000E210
0,3≈1,0011E2-10; -1020≈ -1,0000E21010
0,3≈1,0011E2-10; -1020≈ -1,1111E21001
Представьте десятичные числа 1,73 и -0,3 в формате двоичного вещественного числа с 4-битной дробной частью мантиссы при округлении сопроцессора к нулю
1,73≈1,1011E20; -0,3≈-1,0100E2-10
1,73≈1,100E201; -0,3≈-1,0011E2-10
1,73≈1,1100E20; -0,3≈-1,0011E2-10
1,73≈1,1100E20; -0,3≈-0,0011E2-10
1,73≈1,1011E20; -0,3≈-1,0011E2-10
Среди перечисленных фрагментов программ выберите те, в которых не возникает проблем синхронизации работы ЦП и сопроцессора
FSQRT
; извлечь кв.корень из ST
FSTSW AX
; AX:=рег.состояния
AND AX, 512
; побитовое И AX и 512
FSQRT
; извлечь кв.корень из ST
FIST mem16
; mem16:=integer(ST)
CMP mem16, 0
; сравнить mem16 и 0
FILD mem16
; integer(ST):=mem16
ADD mem16,AX
; mem16:=mem16+AX
FSIN
; синус ST
Среди перечисленных фрагментов программ выберите те, в которых не возникает проблем синхронизации работы ЦП и сопроцессора
FIST mem16
; mem16
:=integer(ST)
FWAIT
; ожидание
MOV AX, mem16
; AX:=mem16
FIST mem16
; mem16:=integer(ST)
FIMUL mem16
; ST:=ST*mem16
INC mem16
; mem16:=mem16+1
FIST mem16
; mem16:=integer(ST)
MOV AX, mem16
; AX:=mem16
INC mem16
; mem16:=mem16+1
Среди перечисленных фрагментов программ выберите те, в которых не возникает проблем синхронизации работы ЦП и сопроцессора
FWAIT
; ожидание
FIADD mem16
; ST:=ST+mem16
INC mem16
; mem16:=mem16+1
FICOM mem16
; сравнить ST и mem16
FNSTSW AX
; AX:=рег.состояния
AND AX, 1024
; побитовое И AX и 1024
FILD mem16
; integer(ST):=mem16
FADD ST,ST(1)
; ST:=ST+ST(1)
MOV mem16, AX
; mem16:=AX
Среди перечисленных процессоров отметьте те, для которых система кэширования первого уровня соответствует гарвардской архитектуре
Pentium Pro
80486
Pentium 4
80386
Pentium
Какие из перечисленных процессоров содержат кэш L2 на кристалле?
Pentium Pro
Pentium
Pentium 4
80486
Pentium II
В каком фрагменте программы соблюдаются оба принципа пространственной и временной локальности по коду и по данным?
REAL A(1:1000), B(1:1000)
DO I=1,1000
A(I)=0
B(I)=0
END DO
END
EXTERN ResetElement:FAR
.DATA
TabA DD 1000 DUP(?)
TabB DD 1000 DUP(?)
.CODE
L0: MOV ECX, 1000
L1: PUSH ECX
PUSH OFFSET TabA
CALL ResetElement
ADD ESP,4
PUSH OFFSET TabB
CALL ResetElement
ADD ESP,8
LOOP L1
RET
END L0
Var i:integer;
a, b: array [1..1000] of real;
Begin
for i:=1 to 1000 do a[i]:=0;
for i:=1 to 1000 do b[i]:=0;
End.
В каком фрагменте программы соблюдается принцип пространственной локальности по отношению к коду?
MOV CX, 10
L1: MOV AH, 9
MOV DX, OFFSET Msg
INT 21h
LOOP L1
MOV AH, 4Ch
INT 21h
SUB EAX, EAX
PUSH EAX
PUSH OFFSET Caption
PUSH OFFSET Msg
PUSH EAX
CALL MessageBoxA
TEST EAX, EAX
JNE L1
MOV CX, 10
FLD1
L1: FLD1
FADDP ST(1), ST
LOOP L1
В каком фрагменте программы соблюдается принцип пространственной локальности по отношению к данным?
float a[1000], b[1000];
int i;
int main() {
for (i=0; i++; i<1000) a[i]=0;
for (i=0; i++; i<1000) b[i]=0;
}
Var i:integer;
a, b: array [1..1000] of real;
Begin
for i:=1 to 1000 do begin
a[i]:=0;
b[i]:=0;
end;
End.
.DATA
TabA DD 1000 DUP(?)
TabB DD 1000 DUP(?)
.CODE
L0: MOV EDI, OFFSET TabA
MOV ESI, OFFSET TabB
MOV ECX, 1000
XOR EAX,EAX
L1: MOV [EDI+ECX],EAX
MOV [ESI+ECX],EAX
LOOP L1
RET
END L0
Приведено содержимое кэш-памяти. Выясните значение ячейки памяти по указанному адресу либо идентифицируйте кэш-промах
Полностью ассоциативный кэш, 12-битный адрес: B23
С4
кэш-промах
23С4
23
С423
Приведено содержимое кэш-памяти. Выясните значение ячейки памяти по указанному адресу либо идентифицируйте кэш-промах
4-входовый ассоциативный кэш, 13-битный адрес: 07FB
кэш-промах
02
56
09
7В
Приведено содержимое кэш-памяти. Выясните значение ячейки памяти по указанному адресу либо идентифицируйте кэш-промах
Кэш прямого отображения, 15-битный адрес: 45A2
09
кэш-промах
19
В6
7В
Для кэша указанной конфигурации определите значение и разрядность тега при обращении по заданному адресу. Кэш прямого отображения 16 строк по 8 байт, 12-битный адрес: 34A
43 (6 бит)
06 (3 бита)
A (4 бита)
3 (3 бита)
06 (5 бит)
Для кэша указанной конфигурации определите значение и разрядность тега при обращении по заданному адресу. Полностью ассоциативный кэш 16 строк по 8 байт, 12-битный адрес: A3B
3В (8 бит)
В (4 бита)
147 (9 бит)
3 (3 бита)
A3 (11 бит)
Для кэша указанной конфигурации определите значение и разрядность тега при обращении по заданному адресу. 4-входовый ассоциативный кэш на 4 набора по 8 байт, 12-битный адрес: 6E4
Е4 (6 бит)
37 (7 бит)
6Е (3 бита)
4 (3 бита)
37 (3 бита)
Оцените максимальное время доступа для микросхем EDO DRAM для обеспечения режима 5-2-2-2 на частоте 50 МГц
1-й байт<50 нс, последующие<10 нс
1-й байт<20 нс, последующие<40 нс
1-й байт<100 нс, последующие<20 нс
1-й байт<200 нс, последующие<80 нс
1-й байт<100 нс, последующие<40 нс
Оцените время доступа к последующим байтам для микросхем BEDO DRAM, если время доступа к 1-му байту – 50 нс, допустимый режим чтения – 5-1-1-1
2500 нс
10 нс
50 нс
4 мкс
1012,5 нс
Рассчитайте возможный наилучший режим чтения для микросхем FPM DRAM с временем доступа 80 нс (для первого байта) и 45 нс (для последующих байтов) на частоте 33 МГц
3-1-1-1
5-2-2-2
5-1-1-1
4-2-2-2
3-2-2-2
Рассчитайте частоту тактового сигнала для блока памяти DDR SDRAM марки "PC 3200" (3200 Мбайт/с)
3,3 ГГц
3200/8=400 МГц
3200/8/2=200 МГц
3200/2=1600 МГц
3200 МГц
Рассчитайте максимальную пропускную способность блока памяти SDRAM марки "PC 133" (133 МГц)
133/2 =66,5 Мбайт/с
133×8 =1064 Мбайт/с
133×4 =532 Мбайт/с
133×2 = 266 Мбайт/с
133 Мбайт/с
Определите марку блока памяти DDR SDRAM для процессора с частотой системной шины 133 МГц
133×8=1064 Мбайт/с ⇒ "PC 1000"
133 Мбайт/с ⇒ "PC-133 "
133×2×8=2128 Мбайт/с ⇒ "PC-2100"
133×4×8=4256 Мбайт/с ⇒ "PC-4200"
133×2=266 Мбайт/с ⇒ "PC-266"
Основные черты RISC-процессоров. Какие характеристики не принадлежат процессорам RISC-архитектуры?
полный набор команд
сокращенный набор команд
микропрограммные конвейерные устройства
все команды выполняются за один такт
жесткие многоступенчатые конвейеры
оптимизирующие компиляторы
Основные черты RISC-процессоров. Какой процессор стал последним "истинным" CISC-процессором в семействе IA-32?
80486
80386
8088
80286
Pentium
8086
Основные черты RISC-процессоров. Какое правило возникло в результате практических исследований частоты использования команд программистами?
в 20% кода типичной прикладной программы используется лишь 80% простейших машинных команд из всего доступного набора
в 80% кода типичной прикладной программы используется лишь 20% сложных команд из всего доступного набора
в 80% кода типичной прикладной программы используется лишь 20% простейших машинных команд из всего доступного набора
в 8% кода типичной прикладной программы используется лишь 2% простейших машинных команд из всего доступного набора
в 80% приложений используется лишь 20% известных команд из языков высокого уровня
в 20% кода системной программы используется лишь 80% сложных команд из всего доступного набора
Перечислите основные характеристики RISC-процессоров третьего поколения?
суперскалярные
многоуровневая кэш-память
четыре слоя металлизации
64-хразрядные
кэшируют предварительно дешифрованные команды
имеют сопроцессоры
Какие RISC -процессоры относятся к третьему поколению?
Alpha 21164
Pentium
PA-8000
R 10000
PowerPC 620
Ultra SPARC
Особенности обработки данных в RISC-процессорах третьего поколения?
внеочередное выполнение команд
метод переназначения регистров
динамическое прогнозирование ветвлений
метод перенумерации регистров
последовательное выполнение команд
суперскалярность
Основное отличие процессора Alpha 21264 от предыдущих?
многоуровневая кэш-память
суперскалярность
динамическое прогнозирование ветвлений
способность выполнять команды с изменением их очередности
внеочередное выполнение команд
метод переназначения регистров
Чем образуется многоуровневая кэш-память процессора Alpha 21264?
64-Кбайт кэшем первого уровня (L1) для инструкций
кэшем третьего уровня данных
64-Кбайт кэшем первого уровня (L1) для инструкций и данных
128-Кбайт кэшем первого уровня (L1) для инструкций
кэшем второго уровня (L2)
64-Кбайт кэшем первого уровня для данных
Сколько целочисленных регистров входят в состав процессора Alpha 21264?
80
160
120
60
40
48
Процессоры PA-RISC компании Hewlett-Packard. На чем базируется концепция "интеллектуального выполнения"команд?
на динамическом прогнозировании ветвлений
на многоуровневой кэш-памяти
на внеочередном выполнении команд
на суперскалярности
на способности выполнять команды с изменением их очередности
на методе переназначения регистров
Процессоры PA-RISC компании Hewlett-Packard. На чем базируется концепция "интеллектуального выполнения"команд?
на методе переназначения регистров
на суперскалярности
на многоуровневой кэш-памяти
на способности выполнять команды с изменением их очередности
на внеочередном выполнении команд
на динамическом прогнозировании ветвлений
Процессоры PA-RISC компании Hewlett-Packard. Сколько командных строк может анализировать одновременно процессор PA-8000?
80
56
16
48
28
40
Какой метод повышения производительности процессоров использовала фирма DEC?
увеличение тактовой частоты за счет автономно работающих блоков
динамическое исполнение программы
усложнение схемы кристалла
распараллеливание функций с помощью относительно автономно работающих блоков
блочная структура микропроцессора
конвейерная обработка данных
Какие процессоры самые сложные?
R 10000
Ultra SPARC
Alpha 21164
Pentium
PowerPC 620
PA-8000
В качестве каких устройств применяются современные RISC-процессоры?
RISC ПК
серверы
рабочие станции высшего ценового класса
большие ЭВМ
персональные рабочие станции
Какие операционные системы обычно устанавливают на рабочие станции высшего ценового класса?
DOS
Windows 2005
VMS
Windows NT
Solaris
Unix
Какие операционные системы обычно устанавливают на персональные рабочие станции?
Windows 2005
DOS
Windows NT
Unix
Solaris
VMS
Перечислите основные признаки, характеризующие суперЭВМ
самый современный технологический уровень
суперскалярность
большие размеры
высокая производительность до 5 GFLOPS
цена свыше 1-2 млн. долл.
Какую часть программы необходимо ускорить, чтобы получить ускорение выполнения программы в 10 раз по сравнению с ее последовательным вариантом?
99,99 % кода
90 % кода
99,9 % кода
90,9 % кода
99 % кода
Какой из факторов является решающим в достижении современных фантастических показателей производительности суперЭВМ?
многослойная металлизация
конвейерная обработка данных
параллельная обработка данных
повышение тактовой частоты
закон Амдала
наличие нескольких функционально независимых устройств
Какие классы параллельных систем включают в себя компьютеры с собственной локальной памятью?
гетерогенные кластеры
гомогенные кластеры
параллельные компьютеры с общей памятью
массивно-параллельные компьютеры с распределенной памятью
векторно-конвейерные компьютеры
В каких классах параллельных систем процессоры разделяют общую память?
векторно-конвейерные компьютеры
параллельные компьютеры с общей памятью
массивно-параллельные компьютеры с распределенной памятью
гомогенные кластеры
гетерогенные кластеры
К какому поколению относятся первые мини-ЭВМ?
четвертому
пятому
третьему
второму
шестому
первому
Перечислите факторы, снижающие производительность параллельных компьютеров
число процессоров
время передачи сообщения по сети
реальная производительность одного процессора
время инициализации
неравномерная загрузка всех процессорных элементов
виртуальная память
тактовая частота
закон Амдала
В каких классах параллельных систем для повышения производительности системы можно увеличить число процессоров?
массивно-параллельные компьютеры с распределенной памятью
гетерогенные кластеры
гомогенные кластеры
параллельные компьютеры с общей памятью
векторно-конвейерные компьютеры
Перечислите разделяемые ресурсы суперкомпьютера CRAY Y-MP C90
вычислительная секция процессора
секция межпроцессорного взаимодействия
оперативная память
секция управления
операционная система
секция ввода/вывода
Какие средства программирования применяются в суперЭВМ?
Fortran
Си
Си++
Бейсик
ADA
Основные достоинства интерфейса передачи сообщений MPI
передача типизированных сообщений
поддержка коллективных операций
несколько скоростей передачи данных
несколько режимов передачи данных
наличие вариантов для языков программирования C/C++, Fortran
построение библиотек - MPICH, LAM MPI
Что не относится к основным достоинствам интерфейса передачи сообщений MPI?
построение библиотек – MPICH, LAM MPI
поддержка коллективных операций
несколько режимов передачи данных
несколько скоростей передачи данных
наличие вариантов для языков программирования C/C++, Fortran
передача типизированных сообщений
В каких единицах измеряется пиковая производительность?
MIPS
FPS
TPS
MFLOPS
VPS
Что собой представляет тест производительности Linpack?
программы ветвления
решение системы N линейных уравнений методом Гаусса
задачи вычислительной газо- и гидродинамики
Ливерморские циклы
решение реальных задач пользователя
решение дифференциальных уравнений
Какие тесты используются для оценки производительности суперЭВМ?
NAS parallel benchmark
Linpack
решение дифференциальных уравнений
Ливерморские циклы
Linpack-parallel
Какую производительность показывает самый мощный на ноябрь 2005 года суперкомпьютер?
38.27 GFLOPS
36.19 TFLOPS
63.39 TFLOPS
280.6 TFLOPS
91.29 TFLOPS
Какая компания является лидером в производстве суперкомпьютеров?
IBM
Hewlett-Packard
SGI
Sun Microsystems
Cray
Какие фирмы не производят суперкомпьютеры?
Sun Microsystems
Cray
Hewlett-Packard
IBM
SGI
Intel
VLIW архитектура. Сколько простых команд упаковываются компилятором в длинное слово?
число команд соответствует алгоритму программы
одна
10-20
1-2
число команд соответствует набору функциональных устройств
4-8
VLIW архитектура. На каком этапе производится распараллеливание кода?
динамически во время исполнения
на этапе декодирования команды
на этапе считывания данных
на этапе выполнения команды
на этапе компиляции
VLIW архитектура. На каком уровне вводится явный параллелизм?
на уровне данных
на уровне операционной системы
на уровне компиляции
на уровне функциональных устройств
на уровне команд
Формат команды IA - 64 - это…
предикатное поле
идентификатор команды
1 приемник и 1 источник
1 приемник и 2 источника
КОП
Тег
Какие два нововведения присутствуют в архитектуре IA – 64 по сравнению с RISC-процессорами?
применение предикатных вычислений
суперскалярность
динамическое исполнение
микропрограммные конвейеры
параллелизм на уровне команд
Регистры IA - 64 - это…
128 80-разрядных регистров вещественной арифметики
64 2-разрядных предикатных регистров
128 80-разрядных регистров общего назначения
128 64-разрядных регистров вещественной арифметики
128 64-разрядных регистров общего назначения
64 1-разрядных предикатных регистров
Особенности EPIC. Какая особенность является общей для EPIC-архитектуры и RISC-процессоров?
масштабируемость архитектуры
предикация
загрузка по предположению
большое количество регистров
явный параллелизм в машинном коде
Особенности EPIC. Кто производит поиск зависимостей между командами?
устройство управления
компилятор
процессор
программист
Особенности EPIC. Что означает термин "загрузка по предположению"?
команды и данные загружаются заранее
данные из кэш-памяти загружаются заранее
команды из кэш-памяти загружаются заранее
команды в конвейеры загружаются заранее
данные из основной памяти загружаются заранее
Архитектура Е2К. Какую информацию содержит слог заголовка?
о длине команды
об адресах операндов
о структуре команды
о коде операции
о направлении ветвления
Вопросы к тесту выложены исключительно в ознакомительных целях: количество вопросов может не совпадать с действительным, актуальность не поддерживается,- за решением теста Welcome to the cashier!
Какие инструкции нельзя выполнять параллельно в процессоре Pentium MMX?
команды MMX
команды целочисленных операций
команды обработки данных с плавающей точкой
SSE инструкции
SSE-2 инструкции
все
Технологии SIMD. Какие из перечисленных процессоров IA-32 реализуют какую-либо возможность SIMD?
Pentium II
Pentium ММХ
Pentium Pro
Pentium
В каком процессоре кэш-команд содержит микрокоманды, готовые к исполнению?
Pentium Pro
Pentium IV
Pentium II
Pentium MMX
Pentium III
i489
Рассчитайте пропускную способность шины данных для указанного МП. Pentium 66 МГц, системная шина 66 МГц
66×4=264 Мбайт/с
66×8=528 Мбайт/с
133×4=532 Мбайт/с
66 Мбай/с
133×8=1,06 Гбайт/с
Как осуществляется переход из режима супервизора в режим пользователя?
при включении компьютера
по прерыванию
по инструкции, воздействующей на бит S регистра состояния
программно
по исключению
аппаратно
Как обеспечивается защита информации от несанкционированного доступа?
аппаратно
пользователем
путем организации возможности работы в одном из двух режимов: пользователя и супервизора
операционной системой
путем организации возможности работы в одном из двух режимов: реальном и защищенном
программно
Что различается в программных моделях пользователя и супервизора?
активные стеки
емкость основной памяти
адресные пространства, в которых работает ЦП
набор допустимых инструкций
набор внешних устройств
операционные системы
организация работы
программные модели
В каком микропроцессоре фирмы Motorola впервые появилась кэш-память?
МС 68040
МС 68060
МС 68030
МС 68000
МС 68020
МС 68008
Какой метод повышения производительности используется для микропроцессоров фирмы Motorola?
увеличение тактовой частоты за счет автономно работающих блоков
динамическое исполнение программы
блочная структура микропроцессора
распараллеливание функций с помощью относительно автономно работающих блоков
конвейерная обработка данных
В каких микропроцессорах фирмы Motorola нет кэш-памяти?
МС 68008
МС 68040
МС 68000
МС 68060
МС 68020
МС 68030
Перечислите внешние причины возникновения исключений
снупинг
прерывание
неправильные результаты обработки инструкций
адресные ошибки
ошибка магистрали
сигнал сброса
неправильные результаты выполнения инструкций
трассировка
Перечислите внутренние причины возникновения исключений
неправильные результаты обработки инструкций
неправильные результаты выполнения инструкций
прерывание
сигнал сброса
трассировка
адресные ошибки
ошибка магистрали
снупинг
В каких микропроцессорах фирмы Motorola используются раздельные кэш-инструкций и кэш-данных?
МС 68060
МС 68030
МС 68040
МС 68020
МС 68000
МС 68008
В каком микропроцессоре фирмы Motorola впервые появилось встроенное устройство обработки с плавающей точкой?
МС 68000
МС 68020
МС 68060
МС 68008
МС 68040
МС 68030
Какие блоки включает устройство памяти инструкций?
устройство снупинга инструкций
кэш данных
кэш инструкций
устройство декодирования инструкций
память инструкций
устройство управления памятью инструкций
Что позволяет получать механизм снупинга?
доступ альтернативному владельцу магистрали к содержимому внутрикристалльного кэша данных
доступ к устройству обработки с плавающей точкой
доступ к устройству управления памятью инструкций
доступ к содержимому внутрикристалльного кэша данных
доступ альтернативному владельцу магистрали к содержимому внутрикристалльного кэша инструкций
доступ альтернативному владельцу магистрали к устройству управления памятью данных
В каких микропроцессорах фирмы Motorola реализован механизм снупинга?
МС 68040
МС 68030
МС 68020
МС 68008
МС 68000
МС 68060
В каких микропроцессорах фирмы Motorola однонаправленная шина адреса?
МС 68020
МС 68000
МС 68008
МС 68040
МС 68060
МС 68030
Какие сигналы включает система арбитра?
передачи управления магистралью
подтверждения приема магистрали
определения владельца магистрали
сигналы снупа
запроса магистрали
Для чего предназначена система арбитра?
для назначения владельца магистрали
для передачи управления магистралью
для определения владельца магистрали
для подтверждения приема магистрали
для организации запросов магистрали
Какое устройство может быть владельцем магистрали?
МС 68040
МС 68008
МС 68030
МС 68020
МС 68000
внешний арбитр
МС 68060
Запишите вещественное число -9,5625•105 в двоичном виде в формате IEEE-754 single precision. Преобразование можно выполнять до 7 двоичного разряда после запятой в нормализованной записи
1 10010010 1000001xxxxxxxxxxxxxxxx
0 10010010 1101001xxxxxxxxxxxxxxxx
1 10010010 1101001xxxxxxxxxxxxxxxx
1 10010000 1001001хххххххххххххххх
1 10000000 1101001xxxxxxxxxxxxxxxx
Запишите вещественное число 1,2•10-4 в двоичном виде в формате IEEE-754 single precision. Преобразование можно выполнять до 7 двоичного разряда после запятой в нормализованной записи
1 01110001 1111011хххххххххххххххх
1 10010000 1001001хххххххххххххххх
0 01110001 1001011хххххххххххххххх
0 01110001 1111011хххххххххххххххх
0 11110001 1111011хххххххххххххххх
Переведите вещественное число
0 01111011 10011000000000000000000
из формата IEEE-754 single precision в десятичный вид (с точностью до 3 десятичных знаков)
9,96•10-2
0,0996
-0,996
0,996
9,96
Переведите вещественное число
1 10001001 00000010000000000000000
из формата IEEE-754 single precision в десятичный вид (с точностью до 3 десятичных знаков)
10032
10,32
-1032
1032
-1,03•102
Переведите вещественное число
1 11111111 10001010001000100000000
из формата IEEE-754 single precision в десятичный вид (с точностью до 3 десятичных знаков)
1032
999
NaN
не число
12,69
Приведены шестнадцатеричные записи кодов в разных форматах IEEE-754. Среди перечисленных выберите те коды, которые соответствуют нормализованным вещественным числам со знаком:
3DCCCCCC
FFFFC0AA99AA99AA0000
FF770000
8000000000000000
Приведены шестнадцатеричные записи кодов в разных форматах IEEE-754. Среди перечисленных выберите те коды, которые соответствуют нормализованным вещественным числам со знаком:
3FB999999999999A
C090200000000000
FFBA5555
8000FFFF
Приведены шестнадцатеричные записи кодов в разных форматах IEEE-754. Среди перечисленных выберите те коды, которые соответствуют нормализованным вещественным числам со знаком:
800A000000000000
7FF03234
С481В333
4090000000000000
В приведенной ниже таблице показано содержимое (десятичные значения) регистрового стека сопроцессора 8087. Определите результат выполнения указанных инструкций, если TOS=0102
Определите результат выполнения инструкции FSUB ST(0),ST(2).
3,35
3,24
3,45
2,4
5,75
В приведенной ниже таблице показано содержимое (десятичные значения) регистрового стека сопроцессора 8087. Определите результат выполнения указанных инструкций, если TOS=0102
Определите результат выполнения инструкции FADD ST,ST(1)
3,24
5,75
3,45
2,4
3,55
В приведенной ниже таблице показано содержимое (десятичные значения) регистрового стека сопроцессора 8087. Определите результат выполнения указанных инструкций, если TOS=0102
Определите результат выполнения инструкции FADD ST(1),ST(2)
5,75
3,24
3,45
3,55
2,4
Представьте десятичные числа 1020 и -1,73 в формате двоичного вещественного числа с 4-битной дробной частью мантиссы при округлении сопроцессора вниз
1020≈1,1111E21001; -1,73≈-1,1011E20
1020≈1,0000E21010; -1,73≈-1,1100E20
1020≈1,0000E21010; -1,73≈-1,1011E20
1020≈1,1111E21001; -1,73≈-1,1111E21001
1020≈1,1111E21001; -1,73≈-1,1100E20
Представьте десятичные числа 0,3 и -1020 в формате двоичного вещественного числа с 4-битной дробной частью мантиссы при округлении сопроцессора к ближайшему
0,3≈0,0011E2-10; -1020≈ -1,0000E21010
0,3≈1,0011E2-10; -1020≈ -1,1111E210
0,3≈1,0011E2-10; -1020≈ -1,0000E210
0,3≈1,0011E2-10; -1020≈ -1,0000E21010
0,3≈1,0011E2-10; -1020≈ -1,1111E21001
Представьте десятичные числа 1,73 и -0,3 в формате двоичного вещественного числа с 4-битной дробной частью мантиссы при округлении сопроцессора к нулю
1,73≈1,1011E20; -0,3≈-1,0100E2-10
1,73≈1,100E201; -0,3≈-1,0011E2-10
1,73≈1,1100E20; -0,3≈-1,0011E2-10
1,73≈1,1100E20; -0,3≈-0,0011E2-10
1,73≈1,1011E20; -0,3≈-1,0011E2-10
Среди перечисленных фрагментов программ выберите те, в которых не возникает проблем синхронизации работы ЦП и сопроцессора
FSQRT
; извлечь кв.корень из ST
FSTSW AX
; AX:=рег.состояния
AND AX, 512
; побитовое И AX и 512
FSQRT
; извлечь кв.корень из ST
FIST mem16
; mem16:=integer(ST)
CMP mem16, 0
; сравнить mem16 и 0
FILD mem16
; integer(ST):=mem16
ADD mem16,AX
; mem16:=mem16+AX
FSIN
; синус ST
Среди перечисленных фрагментов программ выберите те, в которых не возникает проблем синхронизации работы ЦП и сопроцессора
FIST mem16
; mem16
:=integer(ST)
FWAIT
; ожидание
MOV AX, mem16
; AX:=mem16
FIST mem16
; mem16:=integer(ST)
FIMUL mem16
; ST:=ST*mem16
INC mem16
; mem16:=mem16+1
FIST mem16
; mem16:=integer(ST)
MOV AX, mem16
; AX:=mem16
INC mem16
; mem16:=mem16+1
Среди перечисленных фрагментов программ выберите те, в которых не возникает проблем синхронизации работы ЦП и сопроцессора
FWAIT
; ожидание
FIADD mem16
; ST:=ST+mem16
INC mem16
; mem16:=mem16+1
FICOM mem16
; сравнить ST и mem16
FNSTSW AX
; AX:=рег.состояния
AND AX, 1024
; побитовое И AX и 1024
FILD mem16
; integer(ST):=mem16
FADD ST,ST(1)
; ST:=ST+ST(1)
MOV mem16, AX
; mem16:=AX
Среди перечисленных процессоров отметьте те, для которых система кэширования первого уровня соответствует гарвардской архитектуре
Pentium Pro
80486
Pentium 4
80386
Pentium
Какие из перечисленных процессоров содержат кэш L2 на кристалле?
Pentium Pro
Pentium
Pentium 4
80486
Pentium II
В каком фрагменте программы соблюдаются оба принципа пространственной и временной локальности по коду и по данным?
REAL A(1:1000), B(1:1000)
DO I=1,1000
A(I)=0
B(I)=0
END DO
END
EXTERN ResetElement:FAR
.DATA
TabA DD 1000 DUP(?)
TabB DD 1000 DUP(?)
.CODE
L0: MOV ECX, 1000
L1: PUSH ECX
PUSH OFFSET TabA
CALL ResetElement
ADD ESP,4
PUSH OFFSET TabB
CALL ResetElement
ADD ESP,8
LOOP L1
RET
END L0
Var i:integer;
a, b: array [1..1000] of real;
Begin
for i:=1 to 1000 do a[i]:=0;
for i:=1 to 1000 do b[i]:=0;
End.
В каком фрагменте программы соблюдается принцип пространственной локальности по отношению к коду?
MOV CX, 10
L1: MOV AH, 9
MOV DX, OFFSET Msg
INT 21h
LOOP L1
MOV AH, 4Ch
INT 21h
SUB EAX, EAX
PUSH EAX
PUSH OFFSET Caption
PUSH OFFSET Msg
PUSH EAX
CALL MessageBoxA
TEST EAX, EAX
JNE L1
MOV CX, 10
FLD1
L1: FLD1
FADDP ST(1), ST
LOOP L1
В каком фрагменте программы соблюдается принцип пространственной локальности по отношению к данным?
float a[1000], b[1000];
int i;
int main() {
for (i=0; i++; i<1000) a[i]=0;
for (i=0; i++; i<1000) b[i]=0;
}
Var i:integer;
a, b: array [1..1000] of real;
Begin
for i:=1 to 1000 do begin
a[i]:=0;
b[i]:=0;
end;
End.
.DATA
TabA DD 1000 DUP(?)
TabB DD 1000 DUP(?)
.CODE
L0: MOV EDI, OFFSET TabA
MOV ESI, OFFSET TabB
MOV ECX, 1000
XOR EAX,EAX
L1: MOV [EDI+ECX],EAX
MOV [ESI+ECX],EAX
LOOP L1
RET
END L0
Приведено содержимое кэш-памяти. Выясните значение ячейки памяти по указанному адресу либо идентифицируйте кэш-промах
Полностью ассоциативный кэш, 12-битный адрес: B23
С4
кэш-промах
23С4
23
С423
Приведено содержимое кэш-памяти. Выясните значение ячейки памяти по указанному адресу либо идентифицируйте кэш-промах
4-входовый ассоциативный кэш, 13-битный адрес: 07FB
кэш-промах
02
56
09
7В
Приведено содержимое кэш-памяти. Выясните значение ячейки памяти по указанному адресу либо идентифицируйте кэш-промах
Кэш прямого отображения, 15-битный адрес: 45A2
09
кэш-промах
19
В6
7В
Для кэша указанной конфигурации определите значение и разрядность тега при обращении по заданному адресу. Кэш прямого отображения 16 строк по 8 байт, 12-битный адрес: 34A
43 (6 бит)
06 (3 бита)
A (4 бита)
3 (3 бита)
06 (5 бит)
Для кэша указанной конфигурации определите значение и разрядность тега при обращении по заданному адресу. Полностью ассоциативный кэш 16 строк по 8 байт, 12-битный адрес: A3B
3В (8 бит)
В (4 бита)
147 (9 бит)
3 (3 бита)
A3 (11 бит)
Для кэша указанной конфигурации определите значение и разрядность тега при обращении по заданному адресу. 4-входовый ассоциативный кэш на 4 набора по 8 байт, 12-битный адрес: 6E4
Е4 (6 бит)
37 (7 бит)
6Е (3 бита)
4 (3 бита)
37 (3 бита)
Оцените максимальное время доступа для микросхем EDO DRAM для обеспечения режима 5-2-2-2 на частоте 50 МГц
1-й байт<50 нс, последующие<10 нс
1-й байт<20 нс, последующие<40 нс
1-й байт<100 нс, последующие<20 нс
1-й байт<200 нс, последующие<80 нс
1-й байт<100 нс, последующие<40 нс
Оцените время доступа к последующим байтам для микросхем BEDO DRAM, если время доступа к 1-му байту – 50 нс, допустимый режим чтения – 5-1-1-1
2500 нс
10 нс
50 нс
4 мкс
1012,5 нс
Рассчитайте возможный наилучший режим чтения для микросхем FPM DRAM с временем доступа 80 нс (для первого байта) и 45 нс (для последующих байтов) на частоте 33 МГц
3-1-1-1
5-2-2-2
5-1-1-1
4-2-2-2
3-2-2-2
Рассчитайте частоту тактового сигнала для блока памяти DDR SDRAM марки "PC 3200" (3200 Мбайт/с)
3,3 ГГц
3200/8=400 МГц
3200/8/2=200 МГц
3200/2=1600 МГц
3200 МГц
Рассчитайте максимальную пропускную способность блока памяти SDRAM марки "PC 133" (133 МГц)
133/2 =66,5 Мбайт/с
133×8 =1064 Мбайт/с
133×4 =532 Мбайт/с
133×2 = 266 Мбайт/с
133 Мбайт/с
Определите марку блока памяти DDR SDRAM для процессора с частотой системной шины 133 МГц
133×8=1064 Мбайт/с ⇒ "PC 1000"
133 Мбайт/с ⇒ "PC-133 "
133×2×8=2128 Мбайт/с ⇒ "PC-2100"
133×4×8=4256 Мбайт/с ⇒ "PC-4200"
133×2=266 Мбайт/с ⇒ "PC-266"
Основные черты RISC-процессоров. Какие характеристики не принадлежат процессорам RISC-архитектуры?
полный набор команд
сокращенный набор команд
микропрограммные конвейерные устройства
все команды выполняются за один такт
жесткие многоступенчатые конвейеры
оптимизирующие компиляторы
Основные черты RISC-процессоров. Какой процессор стал последним "истинным" CISC-процессором в семействе IA-32?
80486
80386
8088
80286
Pentium
8086
Основные черты RISC-процессоров. Какое правило возникло в результате практических исследований частоты использования команд программистами?
в 20% кода типичной прикладной программы используется лишь 80% простейших машинных команд из всего доступного набора
в 80% кода типичной прикладной программы используется лишь 20% сложных команд из всего доступного набора
в 80% кода типичной прикладной программы используется лишь 20% простейших машинных команд из всего доступного набора
в 8% кода типичной прикладной программы используется лишь 2% простейших машинных команд из всего доступного набора
в 80% приложений используется лишь 20% известных команд из языков высокого уровня
в 20% кода системной программы используется лишь 80% сложных команд из всего доступного набора
Перечислите основные характеристики RISC-процессоров третьего поколения?
суперскалярные
многоуровневая кэш-память
четыре слоя металлизации
64-хразрядные
кэшируют предварительно дешифрованные команды
имеют сопроцессоры
Какие RISC -процессоры относятся к третьему поколению?
Alpha 21164
Pentium
PA-8000
R 10000
PowerPC 620
Ultra SPARC
Особенности обработки данных в RISC-процессорах третьего поколения?
внеочередное выполнение команд
метод переназначения регистров
динамическое прогнозирование ветвлений
метод перенумерации регистров
последовательное выполнение команд
суперскалярность
Основное отличие процессора Alpha 21264 от предыдущих?
многоуровневая кэш-память
суперскалярность
динамическое прогнозирование ветвлений
способность выполнять команды с изменением их очередности
внеочередное выполнение команд
метод переназначения регистров
Чем образуется многоуровневая кэш-память процессора Alpha 21264?
64-Кбайт кэшем первого уровня (L1) для инструкций
кэшем третьего уровня данных
64-Кбайт кэшем первого уровня (L1) для инструкций и данных
128-Кбайт кэшем первого уровня (L1) для инструкций
кэшем второго уровня (L2)
64-Кбайт кэшем первого уровня для данных
Сколько целочисленных регистров входят в состав процессора Alpha 21264?
80
160
120
60
40
48
Процессоры PA-RISC компании Hewlett-Packard. На чем базируется концепция "интеллектуального выполнения"команд?
на динамическом прогнозировании ветвлений
на многоуровневой кэш-памяти
на внеочередном выполнении команд
на суперскалярности
на способности выполнять команды с изменением их очередности
на методе переназначения регистров
Процессоры PA-RISC компании Hewlett-Packard. На чем базируется концепция "интеллектуального выполнения"команд?
на методе переназначения регистров
на суперскалярности
на многоуровневой кэш-памяти
на способности выполнять команды с изменением их очередности
на внеочередном выполнении команд
на динамическом прогнозировании ветвлений
Процессоры PA-RISC компании Hewlett-Packard. Сколько командных строк может анализировать одновременно процессор PA-8000?
80
56
16
48
28
40
Какой метод повышения производительности процессоров использовала фирма DEC?
увеличение тактовой частоты за счет автономно работающих блоков
динамическое исполнение программы
усложнение схемы кристалла
распараллеливание функций с помощью относительно автономно работающих блоков
блочная структура микропроцессора
конвейерная обработка данных
Какие процессоры самые сложные?
R 10000
Ultra SPARC
Alpha 21164
Pentium
PowerPC 620
PA-8000
В качестве каких устройств применяются современные RISC-процессоры?
RISC ПК
серверы
рабочие станции высшего ценового класса
большие ЭВМ
персональные рабочие станции
Какие операционные системы обычно устанавливают на рабочие станции высшего ценового класса?
DOS
Windows 2005
VMS
Windows NT
Solaris
Unix
Какие операционные системы обычно устанавливают на персональные рабочие станции?
Windows 2005
DOS
Windows NT
Unix
Solaris
VMS
Перечислите основные признаки, характеризующие суперЭВМ
самый современный технологический уровень
суперскалярность
большие размеры
высокая производительность до 5 GFLOPS
цена свыше 1-2 млн. долл.
Какую часть программы необходимо ускорить, чтобы получить ускорение выполнения программы в 10 раз по сравнению с ее последовательным вариантом?
99,99 % кода
90 % кода
99,9 % кода
90,9 % кода
99 % кода
Какой из факторов является решающим в достижении современных фантастических показателей производительности суперЭВМ?
многослойная металлизация
конвейерная обработка данных
параллельная обработка данных
повышение тактовой частоты
закон Амдала
наличие нескольких функционально независимых устройств
Какие классы параллельных систем включают в себя компьютеры с собственной локальной памятью?
гетерогенные кластеры
гомогенные кластеры
параллельные компьютеры с общей памятью
массивно-параллельные компьютеры с распределенной памятью
векторно-конвейерные компьютеры
В каких классах параллельных систем процессоры разделяют общую память?
векторно-конвейерные компьютеры
параллельные компьютеры с общей памятью
массивно-параллельные компьютеры с распределенной памятью
гомогенные кластеры
гетерогенные кластеры
К какому поколению относятся первые мини-ЭВМ?
четвертому
пятому
третьему
второму
шестому
первому
Перечислите факторы, снижающие производительность параллельных компьютеров
число процессоров
время передачи сообщения по сети
реальная производительность одного процессора
время инициализации
неравномерная загрузка всех процессорных элементов
виртуальная память
тактовая частота
закон Амдала
В каких классах параллельных систем для повышения производительности системы можно увеличить число процессоров?
массивно-параллельные компьютеры с распределенной памятью
гетерогенные кластеры
гомогенные кластеры
параллельные компьютеры с общей памятью
векторно-конвейерные компьютеры
Перечислите разделяемые ресурсы суперкомпьютера CRAY Y-MP C90
вычислительная секция процессора
секция межпроцессорного взаимодействия
оперативная память
секция управления
операционная система
секция ввода/вывода
Какие средства программирования применяются в суперЭВМ?
Fortran
Си
Си++
Бейсик
ADA
Основные достоинства интерфейса передачи сообщений MPI
передача типизированных сообщений
поддержка коллективных операций
несколько скоростей передачи данных
несколько режимов передачи данных
наличие вариантов для языков программирования C/C++, Fortran
построение библиотек - MPICH, LAM MPI
Что не относится к основным достоинствам интерфейса передачи сообщений MPI?
построение библиотек – MPICH, LAM MPI
поддержка коллективных операций
несколько режимов передачи данных
несколько скоростей передачи данных
наличие вариантов для языков программирования C/C++, Fortran
передача типизированных сообщений
В каких единицах измеряется пиковая производительность?
MIPS
FPS
TPS
MFLOPS
VPS
Что собой представляет тест производительности Linpack?
программы ветвления
решение системы N линейных уравнений методом Гаусса
задачи вычислительной газо- и гидродинамики
Ливерморские циклы
решение реальных задач пользователя
решение дифференциальных уравнений
Какие тесты используются для оценки производительности суперЭВМ?
NAS parallel benchmark
Linpack
решение дифференциальных уравнений
Ливерморские циклы
Linpack-parallel
Какую производительность показывает самый мощный на ноябрь 2005 года суперкомпьютер?
38.27 GFLOPS
36.19 TFLOPS
63.39 TFLOPS
280.6 TFLOPS
91.29 TFLOPS
Какая компания является лидером в производстве суперкомпьютеров?
IBM
Hewlett-Packard
SGI
Sun Microsystems
Cray
Какие фирмы не производят суперкомпьютеры?
Sun Microsystems
Cray
Hewlett-Packard
IBM
SGI
Intel
VLIW архитектура. Сколько простых команд упаковываются компилятором в длинное слово?
число команд соответствует алгоритму программы
одна
10-20
1-2
число команд соответствует набору функциональных устройств
4-8
VLIW архитектура. На каком этапе производится распараллеливание кода?
динамически во время исполнения
на этапе декодирования команды
на этапе считывания данных
на этапе выполнения команды
на этапе компиляции
VLIW архитектура. На каком уровне вводится явный параллелизм?
на уровне данных
на уровне операционной системы
на уровне компиляции
на уровне функциональных устройств
на уровне команд
Формат команды IA - 64 - это…
предикатное поле
идентификатор команды
1 приемник и 1 источник
1 приемник и 2 источника
КОП
Тег
Какие два нововведения присутствуют в архитектуре IA – 64 по сравнению с RISC-процессорами?
применение предикатных вычислений
суперскалярность
динамическое исполнение
микропрограммные конвейеры
параллелизм на уровне команд
Регистры IA - 64 - это…
128 80-разрядных регистров вещественной арифметики
64 2-разрядных предикатных регистров
128 80-разрядных регистров общего назначения
128 64-разрядных регистров вещественной арифметики
128 64-разрядных регистров общего назначения
64 1-разрядных предикатных регистров
Особенности EPIC. Какая особенность является общей для EPIC-архитектуры и RISC-процессоров?
масштабируемость архитектуры
предикация
загрузка по предположению
большое количество регистров
явный параллелизм в машинном коде
Особенности EPIC. Кто производит поиск зависимостей между командами?
устройство управления
компилятор
процессор
программист
Особенности EPIC. Что означает термин "загрузка по предположению"?
команды и данные загружаются заранее
данные из кэш-памяти загружаются заранее
команды из кэш-памяти загружаются заранее
команды в конвейеры загружаются заранее
данные из основной памяти загружаются заранее
Архитектура Е2К. Какую информацию содержит слог заголовка?
о длине команды
об адресах операндов
о структуре команды
о коде операции
о направлении ветвления
Вы можете обратится к нам напрямую, через:
По Skype: molodoyberkut
По Telegram: @MolodoyBerkut
По ICQ: 657089516
Или через форму обратной связи на нашем сайте
По Skype: molodoyberkut По Telegram: @MolodoyBerkut По ICQ: 657089516Или через форму обратной связи на нашем сайте
Пока сочиняется...
Экзамен "Организация вычислительных систем" для пользователей и системных администраторов.
