Архитектура микропроцессоров

Внимание !
Вопросы к тесту выложены исключительно в ознакомительных целях: количество вопросов может не совпадать с действительным, актуальность не поддерживается,- за решением теста Welcome to the cashier!

---

Какие модификации в развитии архитектуры IA-32 появились в микропроцессоре Pentium III ?

обработка чисел с плавающей запятой по схеме SIMD
встроенный процессор с плавающей запятой
обработки чисел с фиксированной точкой по схеме SIMD
конвейерная обработка информации



Каким образом меняются затраты на изготовление устройств, использующих микропроцессорные БИС, с ростом уровня интеграции элементов на кристалле?

имеют некоторый минимум при используемой технологии
непрерывно уменьшаются
имеют некоторый максимум при используемой технологии
непрерывно увеличиваются



Что такое микропроцессор?

программно-управляемое устройство, выполненное в виде одной большой интегральной схемы и предназначенное для быстрого выполнения арифметических и логических операций
БИС, предназначенная для выполнения арифметических и логических операций с высокой скоростью выполнения этого процесса.
программно-управляемое устройство, предназначенное для обработки цифровой информации и управления процессом этой обработки, выполненное в виде одной или нескольких БИС



Каково назначения диспетчера памяти в МП с архитектурой IA-32?

формирование линейного адреса
формирование физического адреса
организация защиты программ и данных при мультипрограммном режиме работы микропроцессора



Каковы основные области применения универсальных микропроцессоров?

построение систем, обеспечивающих эффективную обработку мультимедийной информации
решение научно-технических задач
работа в системах управления



В каком году был выпущен первый серийный микропроцессор?

1945
1971
1968
1956



Каковы отличительные черты секционированных микропроцессоров?

возможность создавать произвольную систему команд вследствие доступа к микропрограммному уровню управления.
возможность создавать процессор произвольной разрядности
развитые средства обработки битовой информации
возможность организации системы прерывания в соответствии с особенностями применения процессора



Чем характеризуется защищенный режим работы МП с архитектурой IA-32?

мультипрограммный режим работы
использование сегментных регистров для хранения старших разрядов базового адреса сегмента
переменная длина сегмента
использование механизма защиты программ и данных



Какими параметрами характеризуются универсальные микропроцессоры?

принципы организации работы таймеров-счетчиков
количество и распределение регистров
разрядность обрабатываемых данных
система команд
объем внутренней памяти программ



Какой микропроцессор первым включил в свой состав все основные блоки, характеризующие архитектуру A-32 ?

i 8086
Pentium
i 286
i 486



Какие параметры характеризуют архитектуру микропроцессора?

количество и распределение регистров
тактовая частота
режимы адресации операндов
система команд
количество БИС, поддерживающих данную архитектуру.



Каково основное применение однокристальных микроконтроллеров?

решение научно-технических задач
построение систем, обеспечивающих эффективную обработку мультимедийной информации
работа в системах управления



Каковы недостатки секционированных микропроцессоров?

Упрощенная система команд
низкое быстродействие процессоров, разработанных на основе секционированных МП
сложность программирования систем на основе секционированных МП
сложность проектирования систем на основе секционированных МП



Какие из устройств, входящих в состав однокристальных микроконтроллеров, отсутствуют в универсальных микропроцессорах?

внутренняя память программ
регистр флагов
блок регистров общего назначения
контроллер прерываний
таймеры-счетчики



Какие модификации в развитии архитектуры IA-32 появились в микропроцессоре i486?

встроенный процессор с плавающей запятой
32-разрядная внешняя шина данных
обработка чисел с плавающей запятой по схеме SIMD
обработка чисел с фиксированной точкой по схеме SIMD



Какие модификации в развитии архитектуры IA-32 появились в микропроцессоре i486?

обработка чисел с фиксированной точкой по схеме SIMD
32-разрядная внешняя шина данных
встроенный процессор с плавающей запятой
обработка чисел с плавающей запятой по схеме SIMD



Какую функцию выполняет FPU в МП с архитектурой IA-32?

обработка данных с фиксированной точкой
сегментно-страничное преобразование адреса
обработка данных с плавающей запятой



Какие блоки МП с архитектурой IA-32 используются при страничном преобразовании адреса?

TLB блока управления памятью
блок страничного преобразования FPU
блок страничного преобразования MMU



Укажите особенности системы команд однокристальных микроконтроллеров

использование только простейших режимов адресации операндов
большое количество команд обработки битовой информации
развитая система обработки данных с плавающей запятой



Какие блоки МП с архитектурой IA-32 используются при страничном преобразовании адреса?

TLB блока управления памятью
блок страничного преобразования FPU
блок страничного преобразования MMU



Какова область применения сигнальных процессоров?

цифровая обработка сигналов
предварительная обработка транзакций при работе с базами данных
системы автоматизированного проектирования



Какие модификации в развитии архитектуры IA-32 появились в микропроцессоре Pentium MMX ?

конвейерная обработка информации
обработка чисел с плавающей запятой по схеме SIMD
обработка чисел с фиксированной точкой по схеме SIMD
встроенный процессор с плавающей запятой



Какова особенность системы команд однокристальных микроконтроллеров?

использование только простейших режимов адресации операндов
развитая система обработки данных с плавающей запятой
развитая система обработки мультимедийной информации



Какие характеристики используются при анализе микропроцессора как электронного прибора?

Уровни сигналов
разрядность
режимы адресации операндов
система команд
мощность рассеяния



Какое обращение допускают регистры общего назначения в МП с архитектурой IA-32?

как к 64-разрядным регистрам
как к 8-разрядным регистрам
как к 16-разрядным регистрам
как к 32-разрядным регистрам



На какие классы делятся микропроцессоры?

секционированные микропроцессоры
универсальные микропроцессоры
процессоры обработки чисел с плавающей запятой
однокристальные микроконтроллеры



Какие из устройств, входящих в состав универсальных микропроцессоров, отсутствуют, как правило, в однокристальных микроконтроллерах?

блок регистров общего назначения
внутренняя кэш-память
регистр флагов
процессор обработки чисел с плавающей запятой



Чем характеризуется реальный режим работы МП с архитектурой IA-32?

мультипрограммный режим работы
в этом режиме данный микропроцессор работает как быстрый МП 8086
возможность использования 64-разрядных адресов и данных



Какими параметрами характеризуются однокристальные микроконтроллеры?

организация системы прерывания
принципы организации работы таймеров-счетчиков
объем внутренней памяти программ
разрядность обрабатываемых данных
характеристики встроенного процессора с плавающей запятой



Какие блоки входят в состав MMU в МП с архитектурой IA-32?

блок страничного преобразования адреса
блок сегментации
блок формирования логического адреса
блок защиты программ и данных при работе МП в защищенном режиме



Какие модификации в развитии архитектуры IA-32 появились в микропроцессоре Pentium?

обработка чисел с фиксированной точкой по схеме SIMD
32-разрядная внешняя шина данных
конвейерная обработка информации
обработка чисел с плавающей запятой по схеме SIMD
встроенный процессор с плавающей запятой



Как назывался первый серийный микропроцессор?

i 4004
i 3002
i 4040
i 8086



Какие блоки входят в состав микропроцессора i486 ?

кэш-память
память программ
блок таймеров-счетчиков
блок управления памятью



В чем заключается закон Мура?

каждые 18 месяцев происходит переход на новую технологию производства микропроцессоров
каждые 12 месяцев происходит выпуск новой модификации микропроцессора в рамках заданной архитектуры
каждые 1,5-2 года число транзисторов в расчете на одну интегральную схему удваивается
каждые 2 года разрабатывается новая архитектура микропроцессора



Каково назначение кэш-памяти?

хранение наиболее часто используемой информации
хранение сегмента данных в случае, если его объем не превышает объема внутренней кэш памяти микропроцессора
хранение программы на время ее исполнения в микропроцессоре



Какими параметрами характеризуются универсальные микропроцессоры?

система команд
объем внутренней памяти программ
частота синхронизации
принципы организации работы таймеров-счетчиков
количество и назначение портов ввода-вывода



Какие регистры НЕ относятся к системным регистрам МП с архитектурой IA-32?

регистры управления
регистр флагов
сегментные регистры
регистры системных адресов



Каково назначение бита PE регистра управления CR0?

разрешение кэширования страниц
включение защищенного режима работы микропроцессора
включение страничного механизма адресации



Какова разрядность регистра GDTR МП с архитектурой IA-32?

16
48
32
64



Какие поля содержатся в регистре данных FPU универсального МП при обработке чисел с плавающей запятой?

знак порядка
порядок
знак мантиссы
мантисса



Какова разрядность регистра LDTR МП с архитектурой IA-32?

16
32
64
48



Каково назначение сегментных регистров микропроцессора с архитектурой IA 32 в реальном режиме работы микропроцессора?

хранение дескриптора сегмента
хранение селектора логического адреса
хранение старших разрядов базового адреса сегмента



Сколько разрядов может быть отведено под представление порядка в регистре флагов FPU?

22
7
определяется состоянием регистра управления FPU
10



Какие регистры НЕ входят в состав группы основных функциональных регистров МП с архитектурой IA-32?

регистр флагов
указатель команд
регистры общего назначения
сегментные регистры
регистр приоритетов прерываний



Каково назначение регистра управления CR1?

хранение базового адреса каталога таблиц страниц
управление работой и определение состояния микропроцессора
хранение линейного адреса ошибки страницы
этот регистр зарезервирован



К какому количеству 8-разрядных регистров возможно обращение в блоке регистров общего назначения МП с архитектурой IA-32?

8
16
32



Каково назначение регистра управления CR2?

управление работой и определение состояния микропроцессора
хранение линейного адреса ошибки страницы
хранение базового адреса каталога таблиц страниц
этот регистр зарезервирован



Какие флаги входят в состав флагов состояния регистра флагов универсального МП с архитектурой IA 32?

флаг переполнения
флаг разрешения маскируемых прерываний
флаг знака



Какова разрядность регистра IDTR МП с архитектурой IA-32?

32
48
64
16



К какому количеству 16-разрядных регистров возможно обращение в блоке регистров общего назначения МП с архитектурой IA-32?

32
8
16



Какая информация содержится в регистре IDTR МП с архитектурой IA-32?

предел таблицы дескрипторов прерываний
базовый адрес таблицы дескрипторов прерываний
селектор таблицы дескрипторов прерываний



Каковы основные недостатки сегментного распределения памяти?

невозможность выделения оперативной памяти, объем которой в точности равен программе пользователя
сложность обмена между оперативной и внешней памятью при выделении оперативной памяти пользователю
сложность преобразования виртуального адреса в физический
образования фрагментации оперативной памяти при выполнении программ



Что такое физическое адресное пространство?

массив адресуемых элементов, организованный в виде определенной структуры, задаваемой системным программистом
массив адресуемых элементов, организованный в виде определенной структуры, определяемой прикладным программистом в зависимости от особенностей структуры данных своей программы
одномерный массив элементов, каждому из которых присвоен свой номер, называемый адресом



Как определяется селектор в логическом адресе?

определяется программистом в команде
извлекается из регистра управления CR0
извлекается из сегментного регистра
формируется на основании заданного режима адресации для операнда или извлекается из регистра EIP для команды



На какие поля разбивается линейный адрес в случае необходимости страничного преобразования?

поле индекса
поле номера элемента таблицы страниц
поле смещения в странице
поле индикатора таблицы
поле номера элемента каталога таблиц страниц



Какова длина поля адреса в дескрипторе сегмента?

16
8
64
32



Каково назначение поля DPL в дескрипторе сегмента?

указание уровня приоритета данного сегмента
определение факта обращения к данному сегменту на запись или чтение
указание уровня приоритета программ, которые могут выполнять операции ввода-вывода



При каких условиях бит А в элементе таблицы страниц устанавливается в 1?

при любом обращении к данной странице
операционной системой по истечении определенного кванта времени
при обращении к странице на чтение
при обращении к странице на запись



Почему виртуальная память строится на основе страничной, а не сегментной организации памяти?

так как страницы имеют фиксированный объем, а сегменты переменный
так как страницы имеют переменный объем, а сегменты фиксированный
так как объем страницы всегда меньше объема сегмента
так как объем страницы всегда больше объема сегмента



Какова особенность использования нулевого дескриптора в глобальной таблице дескрипторов?

этот дескриптор описывает таблицу дескрипторов прерываний, так как обращение к ней напрямую невозможно
обращение к этому дескриптору вызывает прерывание
этот дескриптор описывает локальную таблицу дескрипторов задачи, активной в данный момент



Что такое виртуальная память?

память, используемая программистом при написании программ, и имеющая объем, равный максимально возможному при заданной разрядности адресной шины
память, организация которой позволяет статически выделять программам блоки памяти произвольной длины при параллельном развитии нескольких процессов в мультипрограммном режиме
память, объем которой равен сумме объемов ОЗУ и внешних запоминающих устройств данного компьютера



В чем состоит опасность хранения элементов таблиц страниц в TLB?

после модификации информации в странице элемент таблицы страниц не будет отражать реальных сведений об этой странице
при модификации ЭТС непосредственно в таблице страниц микропроцессор будет обращаться к странице, используя старую информацию
емкость TLB не позволяет хранить достаточно большое количество элементов таблиц страниц для нормального функционирования программы



Что такое логическое адресное пространство?

одномерный массив элементов, каждому из которых присвоен свой номер, называемый адресом.
сегментно-страничная организация памяти.
организация памяти, видимая программисту.



Какова разрядность селектора МП с архитектурой IA-32?

32
64
8
16



Какова длина поля предела в дескрипторе сегмента?

32
16
20
8
64



Какие системные объекты используются при преобразовании линейного адреса в физический в случае необходимости страничного преобразования?

TLB
LDT
GDT
таблица страниц
каталог таблиц страниц
IDT



Почему в МП с архитектурой IA 32 используется двухуровневое преобразование номера виртуальной страницы в номер физической страницы?

для совместимости с 16-разрядными микропроцессорами
для сокращения времени страничного преобразования
для сокращения объема таблиц, которые должны постоянно находиться в оперативной памяти



Какие типы сегмента могут описываться в дескрипторе?

системный объект
сегмент таблицы страниц
сегмент кода
сегмент данных
сегмент кэш-памяти



Каково назначение поля предела в регистре GDTR?

указание длины глобальной таблицы дескрипторов
указание положения дескриптора сегмента состояния задачи, активной в данной момент
указание размерности дескрипторов, размещенных в GDT



Что входит в состав логического адреса при сегментной организации логического адресного пространства?

идентификатор сегмента
дескриптор сегмента
идентификатор страницы
смещение в странице
смещение от начала адресного пространства
смещение в сегменте



Меняется ли объем страницы в разных моделях микропроцессоров?

каждая модель микропроцессора имеет свой объем страницы
да, объем страницы может изменяться, но каждая страница имеет постоянный объем.
нет, он всегда постоянен и равен 4 Кбайт



При каких условиях бит D в элементе таблицы страниц устанавливается в 1?

при обращении к странице на чтение
при обращении к странице на запись
операционной системой по истечении определенного кванта времени
при любом обращении к данной странице



Какие адреса использует программист при составлении программ?

используемая система адресов устанавливается программистом самостоятельно
виртуальные
физические



Какие поля входят в состав селектора?

поле базового адреса сегмента
поля идентификатора таблицы дескрипторов
поле индекса
поле уровня привилегий запроса
поле предела сегмента



Каково назначение префикса размера операнда в формате команд МП с архитектурой IA 32?

указание на использование в данной команде 8-разрядного операнда
указание на изменение размера операнда, установленного по умолчанию в дескрипторе данного сегмента
указание на использование в данной команде 16-разрядного операнда



Какие типы системных объектов могут быть описаны в дескрипторе сегмента?

сегмент состояния задачи
сегмент локальной таблицы дескрипторов
сегмент таблицы страниц
сегмент кэш-памяти



В каких единицах может указываться длина сегмента, задаваемая в его дескрипторе?

в страницах
в битах
в байтах
в словах



Какое максимальное количество дескрипторов может находиться в глобальной таблице дескрипторов?

232
216
220
213



Как определяется положение начала каталога таблиц страниц?

по содержимому регистра CR0
по содержимому нулевого дескриптора глобальной таблицы дескрипторов
по содержимому регистра CR3
по содержимому поля TABLE регистра флагов



Что входит в состав логического адреса при страничной организации логического адресного пространства?

смещение в сегменте
идентификатор страницы
идентификатор сегмента
смещение от начала адресного пространства
смещение в странице



Каково назначение бита D в элементе таблицы страниц?

обеспечить согласованность содержимого кэш-памяти и оперативной памяти
обеспечить согласованность содержимого оперативной и внешней памяти
блокировать передачу не изменявшейся страницы из оперативной памяти во внешнюю при свопинге



Чем определяется единица измерения длины сегмента, задаваемой в его дескрипторе?

битом PG регистра CR0
битом D дескриптора сегмента
битом G дескриптора сегмента



Каков размер смещения в логическом адресе МП с архитектурой IA-32?

16
64
8
32



Каково назначение SIB-байта в формате команд адреса МП с архитектурой IA 32?

увеличение количества режимов адресации
обеспечение возможности замены сегментного регистра, используемого по умолчанию для заданного режима адресации
обеспечение возможности использования любого из регистров общего назначения при формировании смещения в сегменте
обеспечение возможности изменения размера операнда, установленного по умолчанию в дескрипторе данного сегмента
обеспечение возможности масштабирования индексного регистра при вычислении смещения в сегменте



По какому физическому адресу расположен дескриптор сегмента, если в его селекторе значение поля индекса равно 3, бит TI=0, а базовый адрес в регистре глобальной таблицы дескрипторов GDTR равен 00010000h?

00010018h
обращение будет проходить к локальной таблице дескрипторов через дескриптор LDT, который извлекается из дескриптора 3 глобальной таблицы дескрипторов
00010003h



Обращение к каким таблицам может быть задано в селекторе?

глобальная таблица дескрипторов
таблица страниц
локальная таблица дескрипторов
таблица дескрипторов прерываний



Какое максимальное количество дескрипторов может находиться в локальной таблице дескрипторов?

213
220
216
232



Как определяется положение элемента каталога таблиц страниц в каталоге таблиц страниц относительно его начала?

по содержимому регистра CR3
по разрядам 31...22 линейного адреса
по содержимому поля базового адреса дескриптора
по разрядам 15...3 селектора



Каково назначение буфера ассоциативной трансляции TLB в МП с архитектурой IA 32?

хранить наиболее часто используемые операнды
сократить время страничного преобразования адреса
сократить время сегментного преобразования адреса
хранить наиболее часто используемые команды



Как формируется смещение в логическом адресе при выборке команды?

на основании режима адресации, указываемого в SIB-байте команды
на основании режима адресации, указываемого в постбайте команды
указывается программистом в префиксе команды
извлекается из регистра EIP



Какая информация содержится в глобальной таблице дескрипторов?

дескрипторы таблиц страниц всех задач, выполняемых в процессоре
дескриптор каталога таблицы страниц
дескрипторы сегментов, доступных всем задачам, выполняемым в процессоре
дескрипторы сегментов, доступных только задаче, выполняемой в данный момент



Какова длина сегмента в МП с архитектурой IA 32, работающего в защищенном режиме?

переменная от 1 байта до 16Кб
переменная от 16К байт до 232 байт
переменная от 1 байта до 232 байт
16Кб



Для каких целей используется поле масштаба SIB-байта в формате команд адреса МП с архитектурой IA 32?

обеспечение возможности изменения размера операнда, установленного по умолчанию в дескрипторе данного сегмента
обеспечение возможности масштабирования индексного регистра при вычислении смещения в сегменте
увеличение количества режимов адресации



По какому физическому адресу расположен дескриптор сегмента, если в его селекторе значение поля индекса равно 5, бит TI=0, а базовый адрес в регистре глобальной таблицы дескрипторов GDTR равен 00010000h?

00010028h
00010005h
обращение будет проходить к локальной таблице дескрипторов через дескриптор LDT, который извлекается из дескриптора 3 глобальной таблицы дескрипторов



Как определяется положение начала таблицы страниц?

по разрядам 15...3 селектора
по содержимому поля адреса элемента каталога таблиц страниц
по разрядам 31...22 линейного адреса
по разрядам 21...12 линейного адреса
по содержимому поля базового адреса дескриптора



Сколько обращений к памяти требуется при вычислении линейного адреса в случае нахождения дескриптора сегмента в глобальной таблице дескрипторов?

1
3
2
4



Какое основное отличие сегментов от страниц?

сегменты допускают кэширование, а страницы нет.
сегменты имеют постоянную длину, а страницы - переменную.
сегменты имеют переменную длину, а страницы - постоянную.
страницы допускают кэширование, а сегменты нет.



Как формируется смещение в логическом адресе при обращении за операндом, находящемся в памяти?

извлекается из поля Disp команды
на основании режима адресации, указываемого в постбайте команды
на основании режима адресации, указываемого в SIB-байте команды
извлекается из регистра EIP



Каково назначение бита V строк буфера ассоциативной трансляции TLB в МП с архитектурой IA 32?

указание достоверности информации в данной строке
указание строки, к которой дольше всего не было обращений
включение страничного механизма преобразования адреса



Какая информация содержится в локальной таблице дескрипторов?

дескрипторы таблиц страниц всех задач, выполняемых в процессоре
дескриптор каталога таблицы страниц
дескрипторы сегментов, доступных всем задачам, выполняемым в процессоре
дескрипторы сегментов, доступных только задаче, выполняемой в данный момент



Каково назначение бита G в дескрипторе сегмента?

указание единицы измерения длины сегмента
включение механизма страничного преобразования адреса
разрешение кэширования сегмента



Какие дополнительные возможности по адресации операндов имеет МП с архитектурой IA 32 по сравнению с универсальным 16-разрядным микропроцессором?

обеспечение возможности масштабирования индексного регистра при вычислении смещения в сегменте
обеспечение возможности использования любого из регистров общего назначения при формировании смещения в сегменте
обеспечение возможности замены сегментного регистра, используемого по умолчанию для заданного режима адресации



Как определяется положение элемента таблицы страниц в таблице страниц относительно ее начала?

по содержимому поля адреса элемента каталога таблиц страниц
по разрядам 21...12 линейного адреса
по разрядам 31...22 линейного адреса
по разрядам 15...3 селектора



Сколько обращений к памяти требуется при вычислении линейного адреса в случае нахождения дескриптора сегмента в локальной таблице дескрипторов?

4
1
3
2



По какому физическому адресу расположен дескриптор сегмента, если в его селекторе значение поля индекса равно 4, бит TI=0, а базовый адрес в регистре глобальной таблицы дескрипторов GDTR равен 00010000h?

обращение будет проходить к локальной таблице дескрипторов через дескриптор LDT, который извлекается из дескриптора 3 глобальной таблицы дескрипторов
00010020h
00010004h



Какое главное назначение имеют страницы при сегментно-страничной организации логического адресного пространства?

создание виртуальной памяти
обеспечение возможности кэширования информации
обеспечение потребностей прикладного программиста в логической памяти постоянной длины



Какой механизм замещения строк используется в буфере ассоциативной трансляции TLB в МП с архитектурой IA 32?

FIFO
LRU
Random



Какие таблицы должны быть обязательно определены до перевода микропроцессора в защищенный режим работы?

GDT
таблица страниц
TLB
LDT
каталог таблиц страниц
IDT



Каково назначение бита D в дескрипторе сегмента?

разрешение кэширования сегмента
определение размерности операндов по умолчанию
указание единицы измерения длины сегмента
определение присутствия сегмента в оперативной памяти



Какие системные таблицы используются при сегментном преобразовании адреса в МП с архитектурой IA 32?

таблица страниц
каталог таблиц страниц
LDT
IDT
TLB
GDT



Какова длина поля адреса в элементе каталога таблиц страниц?

13
16
20
10



Как определяется положение начала глобальной таблицы дескрипторов?

по содержимому сегментного регистра CS
по содержимому регистра TR
по содержимому регистра CR3
по содержимому регистра LDTR
по содержимому регистра GDTR



Как определяется положение начала локальной таблицы дескрипторов?

по содержимому поля адрес дескриптора сегмента локальной таблицы дескрипторов, находящемуся в глобальной таблице дескрипторов
по содержимому регистра LDTR
по содержимому регистра GDTR



Сколько строк содержит один блок буфера ассоциативной трансляции TLB в МП с архитектурой IA 32?

8
4
2
1



Как может быть организовано логическое адресное пространство?

как страничное адресное пространство
как блочное адресное пространство
как сегментированное адресное пространство
как линейное адресное пространство



Какое главное назначение имеют сегменты при сегментно-страничной организации логического адресного пространства?

обеспечение возможности кэширования информации
создание виртуальной памяти
обеспечение потребностей прикладного программиста



Что получается в результате сегментного преобразования адреса?

смещение в странице
номер виртуальной страницы
логический адрес
физический адрес
линейный адрес



Каково назначение бита P в дескрипторе сегмента?

разрешение кэширования сегмента
определение присутствия сегмента в оперативной памяти
определение размерности операндов по умолчанию
указание единицы измерения длины сегмента



Какую информацию о сегменте содержит его дескриптор?

базовый адрес сегмента
предел сегмента
уровень привилегий
признак включения страничного механизма преобразования логического адреса
тип сегмента
признак присутствия сегмента в оперативной памяти
бит ловушки



Как определяется положение дескриптора в глобальной таблице дескрипторов относительно ее начала?

по содержимому поля INDEX селектора
по содержимому поля ПРЕДЕЛ дескриптора
по смещению, определяемому режимом адресации для операндов и регистром EIP для команд



Возможно ли пересечение локальных таблиц дескрипторов при их расположении в оперативной памяти?

нет
возможно только частичное пересечение
да



Какова длина поля адреса в элементе таблицы страниц?

16
20
13
32



Что входит в состав логического адреса микропроцессора с архитектурой IA-32?

смещение в сегменте
смещение в странице
номер виртуальной страницы
селектор



Как организуется трансляция логического адреса в физический при сегментной организации логического адресного пространства?

блоком страничной адресации MMU микропроцессора.
трансляция адреса не требуется.
сначала блоком страничной, а затем сегментной адресации MMU микропроцессора.
блоком сегментной адресации MMU микропроцессора.
сначала блоком сегментной, а затем страничной адресации MMU микропроцессора.



На сколько блоков разбивается буфер ассоциативной трансляции TLB в МП с архитектурой IA 32?

16
8
4
2



В каком случае требуется страничное преобразование линейного адреса в физический?

определяется битом PG регистра управления CR0
определяется битом PG регистра флагов
всегда
определяется битом NT регистра флагов



Каково назначение бита A в дескрипторе сегмента?

определение факта обращения к данному сегменту на запись или чтение
указание единицы измерения длины сегмента
определение присутствия сегмента в оперативной памяти
определение размерности операндов по умолчанию



Какая информация НЕ содержится в дескрипторе сегмента?

бит ловушки
уровень привилегий
тип сегмента
признак включения страничного механизма преобразования логического адреса
признак присутствия сегмента в оперативной памяти



Каково назначение бита P в элементе таблицы страниц?

указание единицы измерения длины страницы
определение присутствия страницы в оперативной памяти
разрешение кэширования страницы


Какую информацию содержит поле тегов буфера ассоциативной трансляции TLB в МП с архитектурой IA 32?

старшие 17 разрядов линейного адреса
признаки строки, к которой дольше всего не было обращений
уровень привилегий страницы, для которой производится страничное преобразование адреса
поле номера элемента каталога таблиц страниц линейного адреса
поле номера элемента таблицы страниц линейного адреса



Для чего используются теневые регистры, соответствующие сегментным регистрам микропроцессора?

для сокращения времени преобразования линейного адреса в физический
для сокращения времени сегментного преобразования логического адреса
для организации виртуальной памяти
для расширения объема адресуемого адресного пространства при использовании сегментного представления памяти



Как определяется положение дескриптора в локальной таблице дескрипторов относительно ее начала?

по содержимому поля ПРЕДЕЛ дескриптора
по содержимому поля INDEX селектора
по смещению, определяемому режимом адресации для операндов и регистром EIP для команд



Каково назначение кэш-памяти?

хранение команд, наиболее часто используемых при выполнении программы
хранение данных, наиболее часто используемых при выполнении программы
хранение программы начальной загрузки компьютера



От чего зависит эффективность работы кэш-памяти?

от объема ОЗУ
от объема кэш-памяти
от соотношения количества обращений к строке кэш-памяти и времени пересылки строки из ОЗУ в кэш-память



Каковы отличительные черты кэш-памяти с обратной записью?

обновление оперативной памяти производится только при вытеснении измененной строки кэш-памяти
обновление оперативной памяти производится сразу же после изменения информации в кэш-памяти
обновление оперативной памяти производится в момент заполнения буфера, хранящего все измененные строки кэш-памяти



Какова длина блоков, которыми происходит обмен информацией между оперативной и кэш-памятью?

1 машинное слово
переменная, определяемая организацией ОЗУ
строка переменной длины, определяемая организацией кэш-памяти
1 байт



Какая информация хранится в блоке достоверности и LRU кэш-памяти?

признак достоверности строки данных
признаки использования данной строки для поддержки MESI-диаграммы
признаки, отмечающие строку кэш-памяти, к которой дольше всего не было обращений
Признаки, отмечающие строку, к которой в данном множестве дольше всего не было обращений


Какие ситуации рассматриваются механизмом MESI для кэш-памяти, находящейся в состоянии Invalid?

попадание при записи
промах при чтении, но соответствующая строка есть в кэш-памяти другого микропроцессора
обнаружение копии строки при прослушивании операции записи другим микропроцессором
промах при чтении
промах при записи
попадание при чтении
обнаружение копии строки при прослушивании операции чтения другим микропроцессором




Какие стратегии замещения не используются при вытеснении строк кэш-памяти?

Ran

Внимание !
Вопросы к тесту выложены исключительно в ознакомительных целях: количество вопросов может не совпадать с действительным, актуальность не поддерживается,- за решением теста Welcome to the cashier!

---

Сколько внешних устройств может работать в режиме прямого доступа к памяти при использовании одного контроллера ПДП ?

4
2
1
3



При выполнении каких команд на магистрали МПС формируется сигнал IOWR?

при выполнении микропроцессором любой команды обращения к внешнему устройству
при выполнении микропроцессором любой команды обращения к внешнему устройству или памяти
только при выполнении микропроцессором команды OUT



Каковы функции чипсета?

мост шины PCI
контроллер прямого доступа к памяти
аппаратный интерпретатор команд MMX для ранних версий микропроцессоров
контроллер оперативной памяти
контроллер приоритетных прерываний
аппаратная защита от сбоев питания



Какое максимальное количество внешних устройств может использоваться в микропроцессорной системе в режиме прямого доступа к памяти?


7
4
3
16



Каким образом микропроцессор согласует длительность своего цикла с работой медленных внешних устройств?

приостанавливает свою работу на время подготовки информации во внешнем устройстве.
в МПС должны использоваться только такие внешние устройства, время доступа к которым на запись и чтение укладывается в стандартный цикл шины
вводит дополнительные циклы согласно сигналу Ready готовности внешнего устройства



Каково назначения контроллера прямого доступа к памяти в микропроцессорной системе?

обеспечить загрузку внутренней кэш-памяти микропроцессора из ОЗУ в промежутках между циклами обращения микропроцессора к ОЗУ
обеспечить обмен информации между внешним устройством и ОЗУ без участия микропроцессора
обеспечить пересылку массива информации из одной области ОЗУ в другую без участия микропроцессора



Каково назначения контроллера прямого доступа к памяти в микропроцессорной системе?

обеспечить пересылку массива информации из одной области ОЗУ в другую без участия микропроцессора
обеспечить загрузку внутренней кэш-памяти микропроцессора из ОЗУ в промежутках между циклами обращения микропроцессора к ОЗУ
обеспечить обмен информации между внешним устройством и ОЗУ без участия микропроцессора



Как называются конфликты в конвейере, возникающие при конвейеризации команд переходов?

структурные
по данным
по управлению



Каково время выполнения 20 команд в идеальном 5 ступенчатом конвейере при длительности такта 10 нс?

250 нс
240 нс
200 нс.



Каково время выполнения 10 команд в идеальном 5 ступенчатом конвейере при длительности такта 10 нс?

140 нс
50 нс
100 нс



Как называются конфликты в конвейере, возникающие в случаях, когда выполнение одной команды зависит от результата выполнения предыдущей команды?

структурные
по управлению
По данным



Какие из действий не выделяются в пятиступенчатом конвейере в отдельный этап?

считывание операндов
формирование адреса следующей команды
Формирование признака результата
считывание команды



Какие преимущества обеспечивает конвейерный принцип обработки информации (при идеальном конвейере)?

повышение загрузки блоков микропроцессора
уменьшение времени выполнения программы
уменьшение времени выполнения команды
уменьшение количества обращений к оперативной памяти



Какими средствами при конвейерной обработке информации обеспечивается повышение производительности работы микропроцессора?

использованием команд специальных форматов, позволяющих сократить их выборку и декодирование
повышением частоты синхронизации микропроцессора
совмещением выполнения различных этапов различных команд в различных блоках микропроцессора



Каким образом, в основном, разрешаются конфликты типа RAW?

дублированием ресурсов
введением блока предсказания переходов
методом продвижения данных



Каково время выполнения 100 команд в идеальном 5 ступенчатом конвейере при длительности такта 10 нс?

1040 нс.
5000 нс
500 нс



Какие конфликты по данным обусловлены чисто конвейерной организацией микропроцессора?

чтение после записи (RAW)
запись после записи (WAW)
запись после чтения (WAR)



Какова длительность выполнения 15 команд в идеальном 5 ступенчатом конвейере при длительности такта 10 нс?

190 нс
150 нс
750 нс



Как изменяется длительность такта при переходе от последовательного выполнения команд к конвейерному?

меняется в зависимости от длительности выполнения отдельных этапов при последовательном выполнении команды
уменьшается
увеличивается
не изменяется



Какова длительность выполнения 4 команд в идеальном 5 ступенчатом конвейере при длительности такта 10 нс?

40 нс
80 нс
130 нс
50 нс



Для каких целей современные микропроцессоры используют физические регистры помимо логических?

для расширения функциональных возможностей микропроцессора
для устранения конфликтов по данным
для дублирования блока логических регистров с целью повышения надёжности



Чем определяется длительность такта работы микропроцессора при конвейерной обработке информации?

длительностью самого длинного этапа выполнения команды при последовательной обработке
длительностью самого короткого этапа выполнения команды при последовательной обработке
имеющимися на данный момент технологическими возможностями производства микропроцессорных БИС



Какова длительность выполнения 5 команд в идеальном 5 ступенчатом конвейере при длительности такта 10 нс?

70 нс
50 нс
90 нс



Чем характеризуется идеальный конвейер?

максимально возможным на данном уровне технологии количеством ступеней
отсутствием конфликтов
максимальной тактовой частотой



Как называются конфликты в конвейере, возникающие в том случае, когда аппаратные средства микропроцессора не могут поддерживать все возможные комбинации команд в режиме одновременного выполнения с совмещением?

структурные
по управлению
по данным



Какие показатели работы программы улучшаются при использовании схемы "задержанных переходов"?

ликвидируются конфликты по данным
время, необходимое для формирования истинного условия перехода, используются для выполнения полезных команд программы
ликвидируются конфликты по управлению



Какова длительность выполнения 3 команд в идеальном 5 ступенчатом конвейере при длительности такта 10 нс?

30 нс
70 нс
150 нс



Каковы причины возникновения структурных конфликтов в конвейере?

некоторые ступени отдельных команд выполняются более одного такт
зависимость выполнения одной команды от результата выполнения предыдущей команды
недостаточное дублирование некоторых ресурсов



Каким образом устраняются конфликты по управлению в случае для команд безусловных переходов?

для команд безусловных переходов конфликты по управлению не возникают
однажды вычисленный целевой адрес сохраняется в специальной памяти, откуда он извлекается сразу же при декодировании данной команды
используются статические методы предсказания перехода, при которых программист для команд безусловных переходов указывает физический адрес перехода



Для устранения каких конфликтов используется метод переименования регистров?

структурных
по управлению
по данным



В чём особенность использования кэш-памяти команд 1-го уровня в Pentuim 4?

она используется для хранения декодированных команд (микрокоманд)
в целях повышения ёмкости кэш-памяти команд 1-го уровня, в Pentuim 4 она расположена в отдельном картридже, работающем на частоте ядра микропроцессора
вследствие её значительного объёма в ней помимо команд могут храниться данные с плавающей точкой



Каковы основные черты микроархитектуры Pentium 4?

использование раздельной кэш-памяти второго уровня для команд и данных
размещение кэш-памяти второго уровня на кристалле микропроцессора
усовершенствованный блок предсказания ветвлений
использование гиперконвейера
новая системная шина
работа арифметических и логических устройств на удвоенной тактовой частоте микропроцессора



Каковы основные особенности программ мультимедийной обработки?

сильная зависимость между результатами выполнения отдельных операций
данные целого типа небольшой разрядности
алгоритмы, не требующие интенсивных вычислений
операции с высоким уровнем параллелизма
короткие циклы с высоким коэффициентом повторяемости



Каковы основные черты MMX-технологии обработки данных?

дополнительный блок 64 разрядных регистров MMX
57 новых команд
обработка данных по схеме SIMD
обработка данных по схеме MIMD
четыре новых типа данных



Каково назначение блока физических регистров микропроцессора Pentium 4?

расширение функциональных возможностей микропроцессора
устранения конфликтов по данным
дублирования блока логических регистров с целью повышения надёжности



Каковы особенности работы АЛУ микропроцессора Pentium 4 по сравнению с Pentium III?

повышение разрядности
работа на удвоенной тактовой частоте микропроцессора
конвейерная обработка операндов



Каковы характеристики системной шины FSB микропроцессора Pentium 4?

разрядность шины адреса - 36
увеличение частоты работы с внешней памятью до 133 МГц
разрядность шины данных - 32
разрядность шины данных - 64
4 канала работы с внешней памятью, что позволяет повысить в 4 раза пропускную способность при обмене
разрядность шины адреса – 32



Какова схема обработки данных по технологии ММХ?

одна команда - множество данных
множество команд - множество данных
одна команд - один операнд



Каковы особенности блок распределения микрокоманд микропроцессора Pentium 4?

выборка микрокоманд из очереди происходит строго в порядке их поступления, обеспечивая корректное завершение командной последовательности
выборка микрокоманд из очереди по мере готовности соответствующих операндов и исполнительных устройств
выборка микрокоманд из очереди по мере готовности операндов, после чего микрокоманды ставятся в локальные очереди к соответствующим исполнительным устройствам



Какую роль играют порты в микроархитектуре микропроцессора Pentium 4 ?

распределяют микрокоманды из очереди микрокоманд по исполнительным устройствам
используются для расширения количества внешних устройств, подключаемых к микропроцессору
расширяют возможности взаимодействия микропроцессора с внешними устройствами в режиме прямого доступа к памяти



Как изменилась глубина конвейера микропроцессора Pentium 4 по сравнению с Pentium III ?

несколько уменьшилась
не изменилась
значительно увеличилась



Какова разрядность MMX-регистров?

32
64
80



Какие исполнительные устройства входят в состав микропроцессора Pentium 4?

блок DMA
блок MMX
FPU
целочисленные АЛУ
блок SSE



В чём заключается концепция динамического выполнения команд, использованная в микропроцессоре Pentium 4?

динамический анализ потока данных
спекулятивное выполнение
предсказание переходов
реализация бесконфликтного конвейера



Какие новые типы данных используют MMX-команды?

несколько однотипных операндов упакованных в одно 64 разрядное слово
числа с плавающей запятой повышенной разрядности
числа с фиксированной точкой повышенной разрядности



Какие особенности микропроцессора Pentium 4 играют наиболее важную роль при определении скорости обмена с памятью запросов длиной до 64 байт?

высокая частота тактирования шины
учетверенная результирующая частота передачи данных
наличие интегрированной на кристалле микропроцессора кэш-памяти второго уровня



Как реализуется гарвардская архитектура в микропроцессоре Pentium 4?

гарвардская архитектура характерна для однокристальных микроконтроллерах и в Pentium 4 не используется
разделение памяти команд и памяти данных происходит в кэш-памяти первого уровня микропроцессора
За счёт использования встроенной в кристалл памяти программ и данных с раздельным логическим и физическим доступом



Как сказывается использование MMX-команд на работе конвейера микропроцессора?

увеличивает количество конфликтов в конвейере
не влияет на работу конвейера
уменьшает количество конфликтов в конвейере



Чем характеризуются микропроцессоры с архитектурой EPIC?

на кристалле технологически формируется несколько микропроцессоров, которые работают как многопроцессорная система
машинное представление команды содержит указание на выполнение нескольких команд, собранных таким образом, чтобы они не конфликтовали из-за аппаратных ресурсов
одновременно на исполнения могут запускаться команды из различных задач



По каким направлениям традиционно шло повышение производительности микропроцессоров?

повышение тактовой частоты работы МП
увеличение количества исполнительных устройств в микропроцессоре
создание универсальных исполнительных устройств для выполнения любых команд из системы команд



В чем заключается особенность организации flash-памяти микропроцессора Polaris?

она организована в виде двух областей, одна из которых является общей для всех ядер микропроцессора, а другая доступна только своему ядру
она представлена в виде блоков, каждый из которых доступен только своему ядру
она представляет собой один из слоев кристалла, доступный всем ядрам микропроцессора



Каковы основные недостатки архитектуры с явным параллелизмом в командах?

при распараллеливании программы не учитывается реальный путь ее исполнения при конкретных исходных данных
увеличение времени анализа микропроцессором потока команд
усложнение архитектуры микропроцессора
усложнение отладки программы
сильная зависимость производительности микропроцессора от качества компилятора



Каковы недостатки повышения производительности микропроцессоров только за счет увеличения тактовой частоты?

так как повышение тактовой частоты требует увеличения количества исполнительных устройств в микропроцессоре, то это приводит к значительному увеличению конфликтов по данным
существенное повышение тактовой частоты микропроцессора требует использование памяти с таким высоким быстродействием, которое невозможно на данном технологическом уровне
так как повышение тактовой частоты достигается увеличением длины конвейера, то такой путь приводит к большим потерям времени при необходимости перезагрузки конвейера



Каковы особенности взаимодействия ядер в микропроцессоре Polaris?

ядра соединяются высокоскоростным коммутатором по принципу "каждый с каждым"
взаимодействие строится по магистрально-модульному принципу
каждый процессорный элемент содержит маршрутизатор, обеспечивающий связь с соседними элементами



В чем особенность формата отдельной машинной команды микропроцессора Itanium?

двухадресный формат
использование поля предиката
использование поля маски
трехадресный формат
использование регистровой адресации операндов



Каковы недостатки повышения производительности микропроцессоров за счет увеличения числа конвейеров в микропроцессоре?

появление сложных взаимозависимостей между данными
усложнение расположенного в БИС микропроцессора устройства управления
необходимость снижения тактовой частоты работы микропроцессора



Чем характеризуются микропроцессоры с архитектурой CMP?

одновременно на исполнения могут запускаться команды из различных задач
машинное представление команды содержит указание на выполнение нескольких команд, собранных таким образом, чтобы они не конфликтовали из-за аппаратных ресурсов
на кристалле технологически формируется несколько микропроцессоров, которые работают как многопроцессорная система



Каковы особенности системной шины микропроцессора Itanium?

позволяет соединить до 4 микропроцессоров между собой без дополнительных мостов
учетверенная результирующая частота передачи данных за счет использования четырех каналов
возможны 2 передачи за такт



Какой показатель положен во главу угла при проектировании микропроцессора Polaris?

энергопотребление
производительность
производительность на единицу мощности



Укажите основные направления развития архитектуры современных микропроцессоров

многонитевая архитектура
повышение тактовой частоты
увеличение количества конвейеров в микропроцессоре
использование явного параллелизма в командах
многоядерная архитектура



Какие блоки входят в состав вычислителя процессорного элемента микропроцессора Polaris?

целочисленное АЛУ
таймер/счетчик
память команд
устройства для выполнения операций умножения с накоплением
память данных



Каковы основные достоинства архитектуры с явным параллелизмом в системе команд?

упрощение отладки программы
упрощение архитектуры микропроцессора
сокращение времени анализа микропроцессором потока команд
увеличение тактовой частоты микропроцессора за счет параллельного выполнения нескольких команд из одной связки
расширенные возможности по поиску взаимозависимостей между командами на уровне всей программы



Каково назначение файла предикатов в микропроцессоре Itanium?

содержит дополнительные регистры для расширения функциональных возможностей микропроцессора
обеспечивает обработку информации по схеме SIMD
указание на то, какой ветви программы принадлежит данная команда



Какие блоки входят в состав процессорного элемента микропроцессора Polaris?

вычислитель
маршрутизатор
сетевой адаптер



Чем характеризуются микропроцессоры с архитектурой SMT?

на кристалле технологически формируется несколько микропроцессоров, которые работают как многопроцессорная система
машинное представление команды содержит указание на выполнение нескольких команд, собранных таким образом, чтобы они не конфликтовали из-за аппаратных ресурсов
одновременно на исполнения могут запускаться команды из различных задач



Чем характеризуются микропроцессоры с архитектурой EPIC?

выполнение любой команды за 1 такт
параллельная обработка нескольких операндов с использованием одной команды
применение предикатов
большое количество регистров
поиск взаимозависимостей между командами проводит компилятор



Как распределяется кэш-память между ядрами микропроцессора Power4?

общая на уровне L1
общая на уровне L2
полностью раздельная
общая на уровне L3



Какие типы устройств содержит микропроцессор Power4?

устройства обработки чисел с фиксированной запятой
MMX-устройства
устройства обработки чисел с плавающей точкой
устройства загрузки регистров/сохранения регистров
SSE-устройства



Укажите классические требования к микропроцессорам, имеющим RISC-архитектуру

любая команда должна выполняться за 1 такт
система команд должна быть ориентирована на применение эффективную трансляцию с языков высокого уровня
все команды должны иметь одинаковую длину
обращение к памяти допускается только для записи и считывания информации
наличие команд параллельной обработки нескольких коротких целочисленных операндов
микропроцессор должен содержать минимальное количество программно доступных регистров



Что представляет собой микросхемный модуль на базе микропроцессора Power4?

микропроцессор Power4 с более развитыми, по сравнению со стандартной конфигурацией, средствами построения мультипроцессорных систем
микропроцессор Power4 с четырьмя ядрами на кристалле
четыре МП Power4, упакованные в общий керамический модуль



Укажите классические требования к микропроцессорам, имеющим RISC-архитектуру

обработка данных выполняется только над операндами, находящимися во внутренних регистрах микропроцессора
система команд должна содержать минимальное количество наиболее часто используемых инструкций
все команды должны иметь одинаковую длину
микропроцессор должен содержать минимальное количество программно доступных регистров
система команд должна включать развитую адресацию памяти
любая команда должна выполняться за 1 такт



Какие из указанных микропроцессоров имеют RISC-архитектуру?

MCS-51
SPARC
Itanium
Alpha 21х64
PowerPC
 
 
 
Укажите модификации в RISC-архитектуре современных микропроцессорах по сравнению с классическими требованиями

команды должны иметь небольшое количество простых четко заданных форматов
результаты всех операций должны формироваться с темпом ОДИН РЕЗУЛЬТАТ ЗА ОДИН ТАКТ
включение команд параллельной обработки операндов в систему команд микропроцессора



Каковы особенности использования кэш-памяти второго уровня в микропроцессоре Power4?

общий для всех микропроцессоров микросхемного модуля
содержится в каждом ядре микропроцессора
общий для обоих ядер микропроцессора



Каковы причины того, что RISC-микропроцессоры мало представлены в сегменте персональных компьютеров

большое тепловыделение из-за высокой частоты работы, что требует больших затрат на охлаждение
высокая стоимость RISC-процессоров
ориентация RISC-систем на ОС UNIX, а не Windows
система команд, несовместимая с командами х86



Какое развитие получила RISC-архитектура со времени своего возникновения?

результат любая операция должен формироваться за 1 такт
возможность использование в арифметических и логических операциях операндов, находящихся в памяти
расширение набора операций, входящих в состав системы команд



Какова длина конвейера микропроцессора Power4??

11
8
15
21



Каковы особенности использования кэш-памяти третьего уровня в микропроцессоре Power4?

содержится в каждом ядре микропроцессора
на кристалле микропроцессора Power4 содержатся только тэги кэш-памяти третьего уровня
содержится в каждом кристалле микропроцессора Power4
общий для всех микропроцессоров микросхемного модуля



Какие черты микроархитектуры характеризуют Power4 как RISC-микропроцессор?

наличие аппаратных средств поддержки создания мультипроцессорной системы
выполнение большинства команд за 1 такт
использование двухядерной организации кристалла
фиксированная длина команды
выполнение арифметических и логических операций только над содержимым внутренних регистров



Какими аппаратными средствами обеспечивается поддержка RISC-архитектуры?

длина конвейера, превосходящая конвейеры в CISC-микропроцессорах
большая емкость кэш-памяти
простейшие режимы адресации
большое количество внутренних регистров
трехадресная система команд



Каковы особенности использования статического предсказания адреса перехода в микропроцессоре Power4?

при генерации адреса перехода приоритет имеют динамические методы предсказания
используются биты в командах условного перехода, генерируемые программно
статическое предсказание в этом микропроцессоре не используется
при генерации адреса перехода приоритет имеют статические методы предсказания



Каковы особенности исполнения команд в микропроцессоре Power4?

команды из разных ветвей условного перехода запускаются на исполнение одновременно
для исполнения внутренние команды объединяются в группы
на стадии подготовки к исполнению команды микропроцессора декодируются во внутренние микрооперации
на стадии исполнения каждая команда снабжается предикатом



Каковы особенности формата команды RISC-микропроцессора?

трехадресный формат
двухадресный формат
ограниченное количество длин команды
использование поля маски
использование поля предиката



Каковы главные особенности микропроцессора Power4?

архитектура CMP
использование гиперконвейера
раздельная кэш-память команд и данных первого уровня
максимальная на данный момент частота работы среди всех микропроцессоров
интегрированные аппаратные средства для построения мультимикропроцессорной системы



Какой из типов вычислительной системы обладает наименьшей связностью общих ресурсов?

системы с массовой параллельной обработкой
системы с неоднородным доступом к памяти
системы с симметричной мультипроцессорной обработкой
кластеры



Каковы основные черты систем с симметричной мультипроцессорной обработкой?

система состоит из отдельных полностью независимых компьютеров, соединенных высокоскоростной магистралью или коммутатором
каждый процессор системы имеет свое пространство оперативной памяти и ввода-вывода, но с помощью специальной логики может обратиться к ресурсам любого другого узла
все процессоры, составляющие систему, имеют равноправный доступ ко всему пространству оперативной памяти и ввода-вывода
система состоит из нескольких компьютеров, имеющих общие разделяемые ресурсы



Что такое транспьютер?

БИС, входящая в состав чипсета и обеспечивающая взаимодействие микропроцессоров при межпроцессорном обмене
микропроцессор со встроенными средствами межпроцессорной коммуникации, предназначенными для построения многопроцессорных систем
многопроцессорная система, в которой каждый процессор имеет равноправный доступ к общей оперативной памяти



Какая из структур не относится к многопроцессорным и многомашинным вычислительным системам?

MPP
ITANIUM
SMP
NUMA



Каковы основные черты кластеров?

система состоит из нескольких компьютеров, имеющих общие разделяемые ресурсы
все процессоры, составляющие систему, имеют равноправный доступ ко всему пространству оперативной памяти и ввода-вывода
каждый процессор системы имеет свое пространство оперативной памяти и ввода-вывода, но с помощью специальной логики может обратиться к ресурсам любого другого узла
система состоит из отдельных полностью независимых компьютеров, соединенных высокоскоростной магистралью или коммутатором



Какой фирмой был разработан и запатентован первый транспьютер?

AMD
MIPS Technology
Intel
Фирма INMOS



Каковы основные черты NUMA-систем?

каждый процессор системы имеет свое пространство оперативной памяти и ввода-вывода, но с помощью специальной логики может обратиться к ресурсам любого другого узла
все процессоры, составляющие систему, имеют равноправный доступ ко всему пространству оперативной памяти и ввода-вывода
система состоит из отдельных полностью независимых компьютеров, соединенных высокоскоростной магистралью или коммутатором
система состоит из нескольких компьютеров, имеющих общие разделяемые ресурсы



Какая из структур не относится к многопроцессорным и многомашинным вычислительным системам?

NUMA
MPP
SMP
ITANIUM



Какие блоки входят в состав транспьютера?

FPU
оЗУ
MMU
процессор целочисленной арифметики



Сколько внешних каналов связи входит в состав транспьютера?

8
4
1
два 8 разрядных



Какая из многопроцессорных вычислительных систем обладает наибольшей связностью общих ресурсов?

NUMA
SMP
кластер
MPP



Что входит в состав узла NUMA-системы?

разделяемая дисковая память
один или несколько процессоров
логика доступа к ресурсам других узлов
разделяемые области оперативной памяти



Каковы особенности программирования MPP-систем?

при разработке программ используются специальные языки параллельного программирования
каждый узел системы выполняет специально написанные для такой конфигурации приложения, параллельно обрабатывающие общий набор данных
программа, написанная для однопроцессорной системы, может выполняться в MPP-системе без каких-либо доработок



Какова разрядность внешнего канала связи транспьютера?

4 канала по 8 разрядов каждый
1 двунаправленная линия
по 1 разряду на ввод и вывод
8 разрядов



Из чего состоит узел кластера?

SMP-компьютер
отдельный процессор
серийно выпускаемый компьютер



Каковы основные черты MPP-систем?

система состоит из нескольких компьютеров, имеющих общие разделяемые ресурсы
система состоит из отдельных полностью независимых компьютеров, соединенных высокоскоростной магистралью или коммутатором
каждый процессор системы имеет свое пространство оперативной памяти и ввода-вывода, но с помощью специальной логики может обратиться к ресурсам любого другого узла
все процессоры, составляющие систему, имеют равноправный доступ ко всему пространству оперативной памяти и ввода-вывода



Каковы основные области применения кластеров?

параллельная обработка общих баз данных
системы, требующие максимальной вычислительной мощности
отказоустойчивые вычислительные системы



Чем определяются основные ограничения на рост производительности SMP-систем?

необходимостью иметь в составе системы только однотипные процессоры
производительностью процессоров, составляющих SMP-систему
пропускной способностью магистрали



Какие архитектуры вычислительных систем выделяются по классификации Флинна?

MIMD
MISD
SISD
NUMA



Каковы возможности отладки программного обеспечения для мультитранспьютерной системы с использованием только одного транспьютера

такие возможности существуют, но для этого требуется переписать разрабатываемое ПО под однопроцессорную конфигурацию
такие возможности существуют. Для этого требуется только изменить карту распределения процессов.
такие возможности отсутствуют



В чём заключается особенность использования систем cc-NUMA по сравнению с NUMA-системами?

в каждом узле обеспечивается кеширование данных оперативной памяти других узлов
доступ к памяти других узлов выполняется по механизму прямого доступа к памяти
ряд узлов NUMA-системы подключается по схеме кластера



Почему в МК-51 используется 4 банка по 8 регистров, а не единый блок из 32-х регистров?

для сохранения совместимости с предыдущей серией микроконтроллеров МК-48
чтобы сократить время выполнения подпрограмм и обработчиков прерываний
чтобы сократить длину команды
чтобы сократить объем регистровой памяти



Какие блоки входят в состав однокристального микроконтроллера MCS-51?

контроллер прерываний
АЛУ
память данных
FPU
память программ
кэш-память



Какой максимальный интервал времени можно отсчитать с помощью таймера-счетчика микроконтроллера МК-51, работающего на тактовой частоте 12 МГц в режиме, обеспечивающем 16-разрядный счет?

около 4 мкс
около 66 мкс
около 4 мс
около 66 мс
около 4 с
около 66 с



Какова частота машинного цикла микроконтроллера МК-51, если его внешняя частота равна 12 МГц?

1 МГц
6 МГц
2 МГц
12 МГц



Для чего обычно используется режим счета таймера-счетчика с автоматической перезагрузкой (режим 2)?

для начальной установки таймера-счетчика при включении питания
для перезапуска таймера-счетчика с начального состояния по запросу внешнего прерывания (INT0 для TC0; INT1 для TC1)
для генерации сигналов запросов прерывания через фиксированные интервалы времени



Какие блоки НЕ входят в состав однокристального микроконтроллера MCS-51?

FPU
память данных
АЛУ
кэш-память
память программ
контроллер прерываний



Система команд какого типа микропроцессоров обычно содержит большее количество режимов адресации?

универсальных микропроцессоров
однокристальных микроконтроллеров
зависит не от типа микропроцессора, а от конкретной модели



Через какой промежуток времени таймер-счетчик T/C0 микроконтроллера МК-51, работающего на тактовой частоте 12 МГц в режиме, обеспечивающем 16-разрядный счет, выдаст сигнал запроса прерывания, если его начальное состояние следующее: TH0=FFh, TL0=F5h ?

5 мкс
6 мкс
10 мкс
11 мкс



Какое количество источников прерываний используется в микроконтроллере МК-51?

3
2
4
8
5



Каковы источники прерываний в МК-51?

параллельные порты микроконтроллера
сигналы запроса прерывания, поступающие по специальным внешним входам
сигнал переполнения стека
внутренние таймеры-счетчики микроконтроллера
последовательный порт микроконтроллера



Какой максимальный интервал времени можно отсчитать с помощью таймера-счетчика микроконтроллера МК-51, работающего на тактовой частоте 12 МГц в режиме, обеспечивающем 8-разрядный счет?

4 мкс
256 мс
256 мкс
около 4 мс
около 4 с
около 256 с



Какова частота машинного цикла микроконтроллера МК-51, если его внешняя частота равна 6 МГц?

12 МГц
1 МГц
0,5 МГц
6 МГц



Почему программу для микроконтроллера МК-51 необходимо размещать, начиная с нулевого адреса памяти программ?

для сохранения совместимости с предыдущей серией микроконтроллеров МК-48
по сигналу системного сброса в счетчик команд записывается 0
это адрес точки входа в наиболее приоритетное прерывание, распознаваемое микроконтроллером




Какое значение будут иметь регистры TL0 и TH0 таймера/счетчика, работающего в режиме 2 счета внешних событий, после поступления на его счетный вход 10 импульсов, если их начальное состояние следующее: TL0 = 250; TH0= 250 ?

TL0 = 254; TH0= 250
TL0 = 4; TH0= 250
TL0 = 4; TH0= 251
TL0 = 260; TH0= 250



Какова разрядность однокристального микроконтроллера МК-51?

8
16
32
64



Сколько уровней приоритетов прерываний имеется в микроконтроллере МК-51?

8
2
1
5



Какое количество параллельных портов входит в состав МК-51?

1
2
3
4



Какая информация располагается в ОЗУ микроконтроллера МК-51?

блок регистров
программа на время ее выполнения
программный стек
прямоадресуемые биты



Какие параллельные порты могут использоваться в МК-51 для ввода информации?

порт Р2
Ни один из этих портов
порт Р3
порт Р0
порт Р1



Состояние каких флагов проверяется при разрешении прохождения запроса прерывания на обработку в МК-51?

флаг разрешения данного прерывания в контроллере приоритетных прерываний
флаг общего разрешения маскируемых прерываний в регистре разрешения прерываний IE
флаг разрешения маскируемых прерываний в регистре флагов микроконтроллера
флаг разрешения данного прерывания в регистре разрешения прерываний IE



Какое значение будут иметь регистры TL0 и TH0 таймера/счетчика, работающего в режиме 2 счета внешних событий, после поступления на его счетный вход 6 импульсов, если их начальное состояние следующее: TL0 = 252; TH0= 252 ?

TL0 = 2; TH0= 251
TL0 = 2; TH0= 252
TL0 = 254; TH0= 252
TL0 = 258; TH0= 252



Как микроконтроллер МК-51выбирает запрос на обслуживание в случае одновременного поступления нескольких запросов прерываний с одинаковыми приоритетами в регистре IP?

в регистре IP каждому запросу должен быть назначен уникальный уровень приори?

Вы можете обратится к нам напрямую, через:

По Skype: molodoyberkut
По Telegram: @MolodoyBerkut
По ICQ: 657089516

Или через форму обратной связи на нашем сайте

Пока сочиняется...